(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2001-210832 (P2001-210832A)

(43)公開日 平成13年8月3日(2001.8.3)

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内


(51) Int.Cl. ⁷		識別記号	FI	FI			テーマコード(参考)		
HO1L	29/786		H 0	1 L	29/78		616V		
G02F	1/1368		G 0	2 F	1/136		500		
H01L	29/43		H 0	1 L	29/62		G		
	21/336				29/78		6 1 2 B		
							6 1 3 A		
		審查請求	R 未請求	請以	R項の数 12	OL	(全 31 頁)	最終頁に続く	
(21)出魔番兒	<u></u>	特顧 2000-347343(P2000-347343)	(71)	(71) 出願人 000153878					
\==/ —					株式会	社半導	体エネルギーを	开究所	
(22)出廣日		平成12年11月14日(2000.11.14)			神奈川	県厚木	市長谷398番地		
(,			(72)	発明	者小野	幸治			
(31)優先権主	比張番号	特願平 11-330174			神奈川	県厚木	市長谷398番地	株式会社半	
(32)優先日		平成11年11月19日(1999.11.19)			導体工	ネルギ	一研究所内		
(33)優先権主	E張国	日本 (JP)	(72)	発明	者 須沢	英臣			
					神奈川	県厚木	市長谷398番地	株式会社半	
					導体工	ネルギ	一研究所内		
			(72)	発明	者 荒尾	達也			

(54) 【発明の名称】 半導体装置及びその作製方法

(57) 【要約】

アクティブマトリクス型の表示装置に代表さ 【課題】 れる半導体装置において、各種回路に配置されるTFT の構造を回路の機能に応じて適切なものとして、半導体 装置の動作特性および信頼性を向上させると共に、工程 数を削減して製造コストの低減と歩留まりの向上を実現 することを目的としている。

【解決手段】 半導体層と該半導体層に接して形成され た絶縁膜と該絶縁膜の上にテーパー部を有するゲート電 極を有する半導体装置において、半導体層は、チャネル 形成領域と、一導電型の不純物元素を含むソース領域ま たはドレイン領域を形成する第1の不純物領域と、チャ ネル形成領域に接しLDD領域を形成する第2の不純物 領域を有し、第2の不純物領域の一部はゲート電極と重 ねて設けられ、第2の不純物領域に含まれる一導電型の 不純物元素の濃度は、チャネル形成領域から遠ざかるに つれて高くする。



【特許請求の範囲】

【請求項1】半導体層と、該半導体層に接して形成された絶縁膜と、該絶縁膜の上にデーパー部を有するゲート電極とを有する半導体装置において、前記半導体層は、チャネル形成領域と、一導電型の不純物元素を含むソース領域またはドレイン領域を形成する第1の不純物領域と、該チャネル形成領域に接しLDD領域を形成する第2の不純物領域を有し、前記第2の不純物領域の一部はゲート電極と重ねて設けられ、該第2の不純物領域に含まれる前記一導電型の不純物元素の農度は、前記チャネル形成領域から遠ざかるにつれて高くなることを特徴とする半導体装置。

【請求項2】 nチャネル型薄膜トランジスタを有する半導体装置において、前記 n ギーネル型薄膜トランジスタ は、半導体層と、該半導体層に接して形成された絶縁膜と、該絶縁膜の上にデーパー部を有するゲート電極とを有し、前記半導体層は、チャネル形成領域と、一導電型の不純物元素を含むソース領域またはドレイン領域を形成する第1の不純物領域と、該チャネル形成領域に接しLDD領域を形成する第2の不純物領域の一部はゲート電極と重ねて設けられ、該第2の不純物領域に含まれる前記一導電型の不純物元素の農度は、前記チャネル形成領域から遠ざかるにつれて高くなることを特徴とする半導体装置。

【請求項3】 カチャネル型薄膜トランジスタとカチャネ ル型薄膜トランジスタを有する半導体装置において、前 記のチャネル型薄膜トランジスタと前記りチャネル型薄 膜トランジスタは、それぞれ半導体層と該半導体層に接 して形成された絶縁膜と該絶縁膜の上にテーパー部を有 するゲート電極とを有し、前記ロチャネル型薄膜トラン ジスタの半導体層は、チャネル形成領域と、一導電型の 下純物元素を含むソース領域またはドレイン領域を形成 する第1の不純物領域と、該チャネリ形成領域に接しし DD領域を形成する第2の不純物領域を有し、前記第2 の不純物領域の一部はゲート電極に重ねて設けられ、該 第2の不純物領域に含まれる前記一導電型の不純物元素 の農度は、前記チャネル形式領域から遠ざかるにつれて 高くなり、前記ロチャネル型薄膜トランジスタの半導体 層は、チャネル形成領域と、ソース領域またはドレイン 領域を形成する第3の不純物領域と、該チャネル形成領 域に接しLDD領域を形成する第4の不純物領域を有 し、前記第3の不純物領域と第4の不純物領域とには、 前記一導電型の不純物元素と一導電型とは逆の導電型の 下純物元素を含むことを特徴とする洋導体装置。

【請求項4】 画素部を有する 当導体装置において、前記 画素部の各画素に設けられる少な 1 とも一つの薄膜トランジスタは、半導体層と、該半導体層に接して形成され た絶縁膜と、該地縁膜の上にデー 7 一部を有するゲート 電極とを有し、前記半導体層は、チーネル形成領域と、 一導電型の下純物元素を含むソース領域またはドレイン 領域を形成する第1の不純物領域と、該チャスル形成領域に接しLDD領域を形成する第2の不純物領域を存し、前記第2の不純物領域の一部はケート電極と重ねて設けられ、該第2の不純物領域に含まれる前記一導電型の不純物元素の農度は、前記チャスル形成領域から遠ざかるにつれて高くなることを特徴とする半導体装置。

【請求項 5】請求項1月至請求項4のいずれか一項において、前記デーバー部を有するゲート電極のデーバー部の角度は、30度~60度であることを特徴とする半導体装置。

【請求項6】請求項1乃至請求項5のいずれか一項において、前記テーパー部を有するゲート電極は、タンプステン、タンタル、モタンから選ばれた元素、または前記元素を成分とする化合物或いは合金であることを特徴とする半導体装置。

【請求項7】半導体層上に池縁膜を形成する第1の三程と、前記絶縁膜上に導電層を形成する第2の工程と、前記導電層を選択的にエッチンプして第1のテーパー形状を有する導電層を形成する第3の工程と、前記第3の工程の後に一導電型の下純物元素を前記半導体層にドーピングする第4の工程と、前記第1のテーパー形状を有する導電層を選択的にエッチングして第2のテーパー形状を有する事電層を形成する第5の工程と、前記第5の工程の後に一導電型の下純物元素を前記半導体層にドーピングする一導電型の下純物元素の濃度は、前記第4の工程でドーピングする一導電型の下純物元素の濃度は、前記第4の工程でドーピングする一導電型の下純物元素の濃度は、前記第4の工程でドーピングする一導電型の下純物元素の濃度は、前記第4の工程でドーピングする一導電型の下純物元素の濃度は、前記第4の工程でドーピングする一導電型の下純物元素の濃度よりも低いことを特徴とする半導体装置の作製方法。

【請求項 8】 n チャネル型薄膜トランジスタを有する半 導体装置の作製方法において、前記コチャネル型薄膜ト ランジスタを形成する半導体層上に絶縁膜を形成する第 1の工程と、前記絶縁膜上に導電層を形成する第2の工 程と、前記導電層を選択的にエッチングして第1のテー パー形状を有する導電層を形成する第3の正程と、前記 第3の工程の後に一導電型の不純物元素を前記半導体層 にドーピングする第4の工程と、前記第1のテーパー形 状を有する導電層を選択的にエッチンプして第2のテー パーモ状を有する導電層を形成する第5の工程と、前記 第5万三程の安に一導電型の下純物元素を前記半導体層 にドーピングする第6の工程と、を有し、前記第6の工 程でドーピングする一導電型の下純物元素の農度は、前 記第4の工程でドーピングする一導電型の下純物元素の 農度よりも低いことを特徴とする半導体装置の作製方 生。

【請求項9】カチャネル型薄膜トランジスタとカチャネル型薄膜トランジスタを有する半導体装置において、前記カチャネル型薄膜トランジスタとカチャネル型薄膜トランジスタを形成するそれぞれの半導体層上に地繰膜をお成する第1万工程と、前記地繰膜上に導電層を形成する第1万工程と、前記導電層を選択的にエッチングして

第1のテーパー形状を有する導電層を形成する第3の工程と、前記第3の工程の後に一導電型の不純物元素を前記半導体層にドーピングする第4の工程と、前記第1のテーパー形状を有する導電層を選択的にエッチングして第2のテーパー形状を有する導電層を形成する第5の工程と、前記第5の工程の後に一導電型の不純物元素を前記半導体層にドーピングする第6の工程と、前記第6の工程の後にpチャネル型薄膜トランジスタの半導体層に一導電型とは逆の導電型の不純物元素をドーピングする第7の工程と、を有し、前記第6の工程でドーピングする一導電型の不純物元素の農度は、前記第4の工程でドーピングする一導電型の不純物元素の農度よりも低いことを特徴とする半導体装置の作製方法。

【請求項10】画素部を有する半導体装置の作製方法に おいて、前記画素部の各画素に設けられる薄膜トランジスタを形成する半導体層上に逆縁膜を形成する第2の工程と、前記絶縁膜上に導電層を形成する第2の工程と、前記導電層を選択的にエッチングして第1のテーパー形状を有する導電層を形成する第3の工程と、前記第3の工程の後に一導電型の不純物元素を前記半導体層にドーピングする第4の工程と、前記第1のテーパー形状を有する導電層を形成する第5の工程と、前記第6の工程との後に一導電型の不純物元素を前記半導体層にドーピングする第6の工程と、を有し、前記第6の工程でドーピングする一導電型の不純物元素の濃度は、前記第4の工程でドーピングする一導電型の不純物元素の濃度は、前記第4の工程でドーピングする一導電型の不純物元素の濃度は、前記第4の工程でドーピングする一導電型の不純物元素の濃度は、前記第501年でドーピングする一導電型の不純物元素の濃度は、前記第501年でドーピングする一導電型の不純物元素の濃度は、前記第54の工程でドーピングする一導電型の不純物元素の濃度は、前記第54の工程でドーピングする一導電型の下純物元素の濃度よりも低いことを特徴とする半導体装置の作製方法。

【請求項11】請求項7乃至請求項10のいずれか一項において、前記テーパー部を有するゲート電極のテーパー部の角度は、30度~60度で形成することを特徴とする半導体装置の作製方法。

【請求項12】請求項7乃至請求項11のいずれか一項において、前記テーパー部を有するゲート電極は、タングステン、タンタル、チタンから選ばれた元素、または前記元素を成分とする化合物或いは合金で形成することを特徴とする半導体装置の作製方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】 4 発明は絶縁表面を有する基板上に薄膜トランジスタ(以下、TFTと記す)で構成された回路を有する半導体装置およびその作製方法に関する。特に本発明は、画森部と駆動回路を同一の基板上に設けた液晶表示装置または5し表示装置に代表される電気光学装置、およびそのような電気光学装置を搭載した電子機器に好適に利用できる技術を提供する。尚、本明細書において半導体装置とは、半導体特性を利用することで機能する装置全般を指し、上記電気光学装置およびその電気光学装置を搭載した機器をその範疇に含んでいる。

[0002]

【従来の技術】能動素子を配列して画素部を構成した表 示装置はアクティブマトリクス型表示装置と呼ばれ、液 晶表示装置やエレクトロルミネッセンス(以下、ELと 記す。表示装置などが開発されてフィる。能動素子には絶 縁ゲート型のトランジスタが用いられ、好適にはTFT が用いられている。TFTはガラスなどの基板上に気相 成長法などにより半導体膜を形成し、その半導体膜でチ ャネル形成領域やソース領域やドレイン領域などを形成 している。その半導体膜にはシリコンや、シリコン・ゲ ルマニウムなビシリコンを主成分とする材料が好適に用 いられている。半導体膜はその作製法により、非晶質シ リコンに代表される非晶質半導体膜と、多結晶シリコン に代表される結晶質半導体膜とに分類することができ る。その他に近年では単結晶ンリコン基板に形成された 絶縁ケート型のトランジスタで画素部を構成する技術も 開発されている。

【0003】非晶質半導体(代表的には非晶質シリコン)膜で活性層を形成したTFTは、非晶質構造などに起因する電子物性的要因から、10cm²//・sec以上の電界効果移動度を得ることは殆ど不可能であった。そのため、アクティブマトリクス型の液晶表示装置では、画素部において液晶を駆動するためのスイッチング素子をTFTで形成したものを以下、画素TFTと記す)として使用することはできても、画像表示を行うための駆動回路を形成することは不可能である。従って、駆動回路はTAB Tape Automated Bonding)方式やCOG(Chip on Glass)方式を使ってドライバICなどを実装する技術が用いられている。

【0004】一方、結晶構造を含む半導体「以下、結晶質半導体と記す)膜 代表的には、結晶質シリコン、或いは多結晶シリコン)を活性層としたTFTでは、高い電界効果移動度が得られることから各種の機能回路を形成して駆動ごせることが出来、同一のガラス基板上に画素TFTの他に駆動回路においてシフトンジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路、レベルシフタ回路、バッファ回路、サンプリング回路などを実現することが可能となった。駆動回路は、nチャネル型TFTとりチャネル型TFTとから成るCMOS回路を基本として形成されている。このような駆動回路の実装技術が根拠となり、液晶表示装置において軽量化および薄型化を推進するためには、画素部の他に駆動回路を同一基板上に一本形成できる結晶質半導体層を活性層とするTFTが適していると考えられている。

[0005]

【発明が解決しようとする課題】 TFTの特性から比較すると結晶質半導体層で活性層を形成した方が優れているが、画素TFTの他に各種回路に対応してTFTを作製するためには、その製造工程が複雑なものとなり工程数が増加してしまう問題がある。工程数の増加は製造コストの増加要因になるばかりか、製造歩留まりを低下さ

せる原因となることは明らかである。

【0006】 画素TFTと駆動回路のTFTとでは、それらの回路の動作条件は必ずしも同一ではなく、そのことからTFTに要求される特性も少なからず異なっている。 nチャネル型TFTで形成される画素TFTは、スイッチング素子として液晶に電圧を印加して駆動させ、スイッチング素子として液晶に電圧を印加して駆動させ、スイッチング素子として液晶に電圧を印加して駆動される。液晶は交流で駆動しているので、コレーム反転駆動と呼ばれる方式が多く採用されている。画案TFTは17レーム期間の間、液晶層に蓄積した電荷を保持するドレーン電流)を十分低くすることが要求されている。一方、駆動回路のバッファ回路などには高い駆動電圧が印加ため、高電圧が印加されても壊れないように耐圧をあるため、高電圧が印加されても壊れないように耐圧を高めておく必要がある。また電流駆動作りに流れるドレイン電流)を十分確保する必要がある。

【0007】寸丁電流値を低減するためのTFTの構造として、低農度ドレイン(LDD:Lign:ly Doped Drain)構造が知られている。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成する!一ス領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をLDD領域と呼んでいる。また、ホットキャリアによるオン電流値の劣化を防ぐための手段として、LDD領域をゲート絶縁膜を介してゲート電極と重ねて配置させた、いわゆるGOLD(Gate-drain Overlapped LDD)構造がある。このような構造とすることで、ドレイン近傍の高電界が緩和されてホットキャリア注入を防ぎ、劣化現象の防止に有効であることが知られている。

【0003】しかし、画素TFTと、シコトレジス夕回 路やバッファ回路などの駆動回路のTFTとでは、その バイアス状態も必ずしも同じではない。例えば、画素T FTにおいてはゲートに大きな逆パイアス(カチャネル 型TFTでは負の電圧)が印加されるが、駆動回路のT FTは基本的に逆バイアス状態で動作することはない。 また、GOLD構造はオン電流値の名化を防ぐ効果は高 いが、単純にゲート電極と重ねて配置させるだけではオ フ電流値が大きくなってしまう。一方、通常のLDD構 造はオー電流値を抑える効果は高いが、ドレイン近傍の 電界を緩和してホットキャリア注入による劣化を防ぐ効 果は低い。このような問題は、特に結晶質シリコンTF Tにおいて、その特性が向上し、またアプティブマトリ リス型液晶表示装置に要求される性能が高まるほど顕在 化してきている。従って、TFTの動作状態の違いを考 載して、かつ、上記ホットキャリア効果を防ぐには、L DD領域の不純物濃度やその分布などを最適なものとす る必要がある。

【10093】 は発明はこのような問題点を解決するための技術であり、TFTを用いて作製するアクティブマトリケス型の表示装置に代表される半導体装置において、

各種回路に配置されるTFTの構造を、回路の機能に定じて適切なものとすることにより、半導体装置の動作特性および信頼性を向上させると共に、工程数を削減して製造コストの低減および歩留まりの向上を実現することを目的としている。

[0010]

【課題を解決するための手段】製造コストの低減および 歩留まりを実現するには、工程数を削減することが一つ の手段として適用できる。具体的には、TFTの製造に 要するフォトマスクの枚数を削減することが必要であ る。フォトマスクはフォトリソゲラフィーの技術にいて、エッチング工程のマスクとするレジストパターンを 基板上に形成するために用いる。このフォトマスクを1 枚使用することは、その前後の工程において被膜の成態 およびエッチングなどの工程の他に、レジスト剥離、洗 浄や乾燥工程などが加まれ、フォトリソゲラフィーの 工程においても、レジスト繁布、ブレベーク、露光、現 像、ポストベークなどの煩雑な工程が行われることを意味する。

【りり11】フォトマスク数を削減しても、各種回路に 配置されるTFTの構造をその回路の機能に応じて適切 なものとする。具体的には、画素部に設けるスイッチン グ素子用のTFTは、動作速度よりもオフ電流値を低減 させることに重点を置いた構造が望ましい。そのような 構造として、マルチゲート構造を採用する。一方、高速 動作が要求される駆動回路に設けられるTFTは、動作 速度を高めることと、それと同時に顕著な問題となるホ ットキャリア注入による劣化を抑制することに重点を置 いた構造が必要となる。その構造をLDD領域に工夫を 加えて実現する。即ち、チャスル形成領域とドレイン領 域との間に設けるLDD領域において、ドレイン領域に 近づくにつれて徐々に導電型制御用の不純物元素の農度 が高くなるような濃度回配を持たせることにより、ドレ イン領域近傍の空乏層において電界が集中するのを緩和 する効果を高めることができる。LDD領域の一部はゲ ート電極と重ねるように設けても良い。

【りり12】上記のような下純物元素の農度勾配を有するLDD領域を形成するために、イナン化した導電型制御用の不純物元素を、電界で加速してゲート電極の一部とゲート絶縁膜「本発明では、ゲート電極と当導体層とに密接してその両者の間に設けられるゲート絶縁膜と弦が一ト絶縁膜があるの間辺の領域に延在する絶縁膜を含めてゲート絶縁膜と称する。を通過させて、半導体層にメービングする方法を用いる。さらに、ゲート電極の場部から内側に向かって徐々に厚すの状をゲート電極の場部から内側に向かって徐々に厚さの増加するいわゆるテーパー形式上し、その厚さの変化を利用して半導体層にメービングする不純物元素の農度を制御する。即ち、TFTのチャスル長方向に向かって不純物元素農度が徐々に変化するLDD領域を形成する。

【0013】具体的には、デート電極を形成する導電層

に対して第1のエッチング処理を行い、所定の領域の導電層を除去して半導体層上の一部の領域にゲート絶縁膜が露出させる。このとき導電層は端部から内側に向かって余々に厚さが増加するテーパーが状とする。そして、一導電型の不純物元素を添加する第1のドーピング処理を行い、第1の低濃度不純物領域の形成を行う。次いで、同様に第2の工ッチング処理と、第2のドーピング処理を行い、第2の低濃度不純物領域の形成を行う。しり日領域は第1と第2の低濃度下純物領域から形成される。この場合、第2のエッチング処理によってゲート電極の形状が確定し、第2のドーピング処理の条件を適当なものとすればしり日領域の一部をゲート電極と重ねて設けることができる。

【0014】このように、本発明はエッチング処理とドーピング処理を複数回繰り返して行い、LDD領域を形成することに特徴がある。その結果、チャネル長方向に対して農度の異なるLDD領域を複数個形成することができ、LDD領域の不純物農度を段階的または連続的に変化させることができる。

【0015】ゲート電極を形成する導電層は耐熱性導電性材料を用いることが好まして、タングステン(W)、タンタル(Ta)、チタン「Ti」から選ばれた元素、または前記元素を成分とする化合物或いは合金から形成する。このような耐熱性導電性材料を高速でかつ精度良工ッチングして、さらに端部をテーパー形状とするためには、高密度プラズマを用いたドライエッチング法を適用することが好ましい。高密度プラズマを得る手法にはマイクロ波や誘導結合プラズマ「laductive:yCoupled Plasma: ICP)を用いたエッチング装置が適している。特に、ICPエッチング装置はブラズマの制御が容易であり、基板の大面積化にも対応できる。

【0016】以上のように、本発明の構成は、半導体層と、該半導体層に接して形成された地縁膜と、該絶縁膜の上にテーパー部を有するゲート重極とを有する半導体装置において、半導体層は、チャネル形成領域と、一導電型の不純物元素を含むソース領域またはドレイン領域を形成する第1の不純物領域と、該チャネル形成領域に接しLDD領域を形成する第2の不純物領域の一部はゲート電極と重ねて設けられ、該第2の不純物領域に含まれる一導電型の不純物元素の濃度は、チャネル形成領域から遠ざかるにつれて高くなることを特徴としている。

【0017】このような本発明の構成は、基板上にTFTを形成した半導体装置に好適に用いることができる。 nチャネル型TFTとpチャネル型TFTを有する半導体装置においては、nチャネル型TFTの半導体層が、 チャネル形成領域と、一導電型の下純物元素を含むソース領域またはドレイン領域を形成する第1の不純物領域 と該チャネル形成領域に接しLDD領域を形成する第2 の不純物領域を有し、第1の不純物領域の一部はゲート 電極と重ねて設けられ、該第2の不純物領域に含まれる 前記一導電型の不純物元素の農废は、チャネル形成領域 から遠ざかるにつれて高くなり、ウチャネル型TFTの 半導体層が、チャスト形成領域と、プース領域またはドレイン領域を形成する第3の不純物領域と、該チャネル 形成領域に接しLDD領域を形成する第4の不純物領域 を有し、第3の不純物領域と第4の不純物領域 を有し、第3の不純物領域と一導電型の不純物行素と一導電型の不純物元素と一導電型とは逆の導電型の不純物元素を含むことを特徴としている。

【0013】画素部を有する半導体装置においては、各画素に設けられる少なくとも一つのTFTの半導体層は、チャネル形成領域と、一導電型の不純物元素を含むソース領域またはドレイン領域を形成する第1の不純物領域と、該チャネル形成領域に接しLDD領域を形成する第2の不純物領域を有し、第2の不純物領域の一部はゲート電域と重ねて設けられ、該第2の不純物領域に含まれる前記一導電型の不純物元素の豊度は、チャネル形成領域から達ざかるにつれて高くなることを特徴としている。

【りり19】また、本発明の無導体装置の作製方法は、 半導体層上に絶縁膜を形成する第1の工程と、絶縁膜上 に導電層を形成する第2の工程と、導電層を選択的に ッチングして第1のテーパー形状を有する導電層を形成 する第3の工程と、第3の工程の後に一導電型の不純物 元素を半導体層にドーピングする第4の工程と、第1の デーバー形状を有する導電層を形成する第3の工程と、第1の 第2のテーパー形状を有する導電層を形成する第5の工程と、第5の工程の後に一導電型の不純物元素を前記工 程と、第5の工程の後に一導電型の不純物元素を前記工 準体層にドーピングする第5の工程とを育し、第6の工程でドーピングする一導電型の不純物元素の農度は、第 4の工程でドーピングする一導電型の下純物元素の農度 よりも低いことを特徴としている。

【0020】このような本発明の構成は、基板上にTF Tを形成した半導体装置の作製方法に好適に用いること ができる。カチャスル型薄膜トランジスタとロチャネル 型薄膜トランジスタを有する=導体装置においては、そ れぞれの半導体層上に地縁膜を形成する第1の工程と、 絶縁膜上に導電層を形成する第2万工程と、導電層を選 択的にエッチングして第1カデーベー形状を有する導電 層を形成する第3の三程と、第3の三程の後に一導電型 の不純物元素を半導体層にドービングする第4の工程 と、第1カテーペーも地を有する導電層を選択的にエッ チングして第2のデーペー形状を有する導電層を形成す る第5の工程と、第5の工程の後に一導電型の不純物元 素を半導体層にドービングする第6の工程と、第6の工 程の後に立チャネル型薄膜トランジスタの半導体層に一 導電型とは逆の導電型の不逆物元素をドーピンでする第 7.万工程とを有し、第6.の工程でドーピングする一導電 型の不純物元素の濃度は、第40工程でドーピングする 一導電型の下純物元券の農慶よりも低いことを特徴とし

ている。

【0021】画素部を有する半導体装置の作製方法においては、各画素に設けられるTFTを形成する半導体層上に絶縁膜を形成する第1月工程と、絶縁膜上に導電層を形成する第2の工程と、導電層を選択的にエッチングして第1のテーパー形状を有する導電圏を形成する第3の工程と、第3の工程の後に一導電型の不純物元素を半導体層にドーピングする第4月工程と、第1のテーパー形状を有する導電圏を選択的にエッチングして第2のデーパー形状を有する導電圏を形成する第5の工程と、第5の工程とで第2の不純物元素を半導体層にドーピングする一導電型の不純物元素を半導体層にドーピングする一導電型の不純物元素の濃度は、第4の工程でドーピングする一導電型の不純物元素の濃度は、第4の工程でドーピングする一導電型の不純物元素の濃度は、第4の工程でドーピングする一導電型の不純物元素の濃度は、第4の工程でドーピングする一導電型の不純物元素の濃度は、第4の工程でドーピングする一等電型の不純物元素の濃度は、第4の工程でドーピングする一等電型の不純物元素の濃度は、第4の工程でドーピングする一等電型の不純物元素の濃度は、第4の工程でドーピングする一等電型の不純物元素の濃度は、第4の工程でドーピングする一等電型の不純物元素の濃度といる。

[0022]

【発明の実施の形態】本発明の実施の形態を図1と図2を用いて説明する。図1(A において、基板1001にはコーニング社の#7059ガラスや#1737ガラスなどに代表されるパリウムボウケイ酸ガラスやアルエテンで大人をして、ポリエーテルサルフォン(PEN)、ポリエーテルサルフォン(PEN)、ポリエーテルサルフォン(PES)など光学的異方性を有しないプラスチック基板を用いる場合には、ガラス歪み点よりも10~20℃を開いる場合には、ガラス歪み点よりも10~20℃を度低い温度であらかじめ熱処理しておくとその後の工程で基板が変形することを防ぐことができる。

【0023】基板1001のTFTを形成する表面に、 基板1001からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜など の絶縁膜から成る下地膜1002を10~200mの厚さで形成する。下地膜は前記絶縁膜の一層で形成しても 良いし、複数の層で形成しても良い。

【0024】島状半導体層1003は、非晶質構造を有する半導体膜をレーザーアニール生や熱アニール法、またはラピットサーマルアニール生(RTA法)などで結晶化させた結晶質半導体膜から形成する。また、スパッタ法、プラズマCVD法、熱CVD法などで形成した結晶質半導体膜から形成しても良い。或いは特開平7-130652号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質半導体層1030を形成することが好まして、40元ともできる。結晶化の工程ではまず、非晶質半導体層が含有する水素を放出させておくことが好まして、40元を500℃で1時間程度の熱処理を行い含有する水素電を5410micでは、10元の結晶化させると膜表の流れを防ぐによができるので良い、いずれにしてったができるので表に変更的にエッチングして所定の場所に島村半導体層1003を形成する。

【0025】または、基板1001上に単結晶シリコン

層を形成したSOI Silicon On Insulators)基板としても良い。SOI基板にはその構造や作製方法によっていてつかの種類が知られているが、代表的には、SIMOK Separation by Impianted Oxygen)、ELTRAN (Epitaxial Layer Transfer : キャノン社の登録商標)基板、Smart-Cut (SOITEC社の登録商標)などを使用することができる。勿論、その他のSOI基板を使用することも可能である。

【①026】ケート絶縁膜はブラズマCVD法、スパッ 夕生、減圧CVD法などにより、膜厚を40~15 (mm としてシリコンを含む絶縁膜で形成する。例えば、酸化 シリコン膜、窒化シリコン膜、酸化窒化シリコン膜など から形成する。これを第1の形状のゲート絶縁膜100 4 とする。そして、第1の形状のゲート絶縁膜1004 上にゲート電極を形成するための導電層1005を形成 する。この導電層1005は耐象性を有する導電性材料 から形成することが望まして、単層で形成しても良い。 が、必要に応じて二層あるいは三層といった複数の層か ら成る積層構造としても良い。例えば、タングステン (W) 、タンタリ (Ta: 、チタン (Ti)、モリブデ ン(Mo)から選ばれた元素、または前記元素を成分と する合金が、前記元素を組み合わせた合金膜で形成す る。また、これらの元素の窒化物である窒化タンプステ ン (WN)、窒化タンタリ (TaN)、窒化チタン (T INI、窒化モリプデン MoNi やシリサイド化物で あるタングステンシリサイド、タンタルシリサイド、チ タンシリサイド、モリブデンシリサイドなどとの積層構 造を形成しても良い。そして、第1の形状のマスク10 () 6を形成する。第1の形状のマスク1006はフォト リソソラフィーの技術を用いてレジスト材料で形成す

【0027】そして図1 - B)で示す第:のエッチング 処理を行う。このエッチング処理はデーパーエッチング であり、導電層1095を第1の形状のマスク1006 により端部にデーパー部が形成されるようにエッチング 処理する。エッチング処理はドライエッチング法を用 い、好適にはICPエッチング装置を用いて行う。エッ チンプガスにはCF4とC12の型合ガスを用い、基板に パイプス電圧を印加して行い、少なくとも島状半導体層 1003上に第1のデーパー形状を有する導電層100 3を形成する。デードー部の形状は、上記エッチングガ スの包含比、エッチング時の圧力、基板側に印加するバ ィアス電圧によって変化させることができる。最もデー パー形状を制御できるのは基板側に印加するバイアス電 上である。

【0003】ドライエッチンドでは、フッ素(F)や塩素(C))などの元素または該元素を含む分子の中性種やイナン種により行われる。通常、中性種によるエッチングが支配的であると等方性にエッチンプが進み、デース(一分には形成されにくくなる。基板側に正または魚の

バイアス電圧を印加することにより異方性のエッチングが成される。テーパー形状を形成するためのエッチングは、基板側にバイアス電圧を印加すると同時に、被膜とレジストとのエッチング速度の差 選却比とも呼び、被加工物のエッチング速度、レジストのエッチング速度で表す!をある一定の範囲の値として、レジストを同時にエッチングしながら行う。最初に形成するレジストの端部から徐々にエッチングされ、下地にある被膜にテーパー形状を形成することができる。第1の形状のマスク1006の形状も変化し、第2の形状のマスク1007が形成される。また、エッチングが進むと導電層1005の下層にあるゲート絶縁膜1004の表面が露呈され、ゲート絶縁膜も表面からある程度エッチングされて第2の形状のゲート絶縁膜1009が形成される。

【0029】その後、レジスト1009をマスクとして、第1のドーピング処理を行い、島状半導体層1003に一導電型の不純物元素を添加する。ドーピング処理は不純物元素をイオン化し電界で加速して半導体層に注入するイオンドープ法やイオン注入法で行う。一導電型の不純物元素はゲート絶縁膜を通してその下の半導体層に添加する。一部の一導電型の不純物元素はテーパー形状が形成された第1のテーパー形状を有する導電層1008の端部及びその近傍を通してその下の半導体層に添加することができる。

【0.030】第1の不純物領域1.011には一導電型の不純物元素の濃度が $1.410^{20}\sim1.10^{21}$ atoms/cm3の農度で含まれるようにする。また、第2の不純物領域 (A) 1.012は第1の不純物領域1.011に比較して第2の形状のゲート地縁膜1.009の厚さが増加する分半導体層に添加される不純物元素の農度が低下し、第2の不純物領域 (A) 1.012内で必ずしも均一な農度分布を取り得ないが、 $1.41017\sim1.10^{20}$ atoms/cm3の農度範囲で不純物元素が添加されるようにする。

【9032】次に、図1、C)に示すように第2のエッチング処理を行う。第2のエッチング処理は異方性エッチングであり、第1の形状を有するデート電極1008のチャネル長方向の幅を短くするようにエッチングする。エッチングの方法は、第1のエッチング処理と同じであり10Pエッチング装置を用いる。エッチングガス

には同様に CF_4 と Cl_2 の混合ガスを用つ、基板側にバイアス電圧を印加して行い、第2のテーパー形状を有する導電層 1015 を形成する。第2のエッチング処理においても下地であるゲート地縁膜の一部が浸面からエッチングされることにより第2形状のゲート地縁膜 101 6が形成される。図1(C: で点線で囲んだ領域 <math>101 9の拡大図を図2:B-1 に示すが、第2のテーパー形状を有する導電層 1015 の端部にもテーパー部が形成されるものの、チャネル長方向の幅を短くすることに重点を置いたエッチングのためテーパー角 H2 はH3 1よりも大きくなる。

【0033】そして、レジスト1014をマスクとして、第2のドーピング処理を行い、島状半導体層1003に一導電型の不純物元素を添加する。この場合、一部の不純物元素は第2のテーパー形状を有する導電層1015の端部及びその近傍を通してその下の半導体層に添加することができる。

【0.0.3.4】第2のドーピング処理では、半導体層に $1.1.0.16\sim5\times1.0.18$ atoms/cm 3 の濃度で一導電型の不純物元素が含まれるようにする。図2.(B-2)にも示すように、この処理では第1.0ドーピング処理で形成された第1.0不純物領域1.0.1.1と第2.0不純物領域

《A、1012にも重ねて一導電型の不純物元素が添加されるが、添加量が低いためその影響を無視することができる。新に形成される第2の不純物領域(B)1013には一導電型の不純物元素の濃度が1, $10^{16}\sim5\times10^{18}$ a:oms/em 3 の農度で含まれるようにする。第2の不純物領域(B)1013は第2のテーパー形状を有する導電層1016の厚さが増加する分半導体層に添加される不純物元素の濃度が低下し、第2の不純物領域

(B) 1013内で必ずしも均一な濃度分布を取り得な いが上記濃度範囲で下純物元素が含まれるようにする。 【ロウ35】第3の不純物領域(B)1018は第2の 形状のゲート絶縁膜1016と第2のテーパー形状を有 する導電層1015のチーパー部の下に形成される。不 純物元素の濃度分布は線1031で示され、第1の不純 物領域1011から遠ざかるにつれ減少する。第2のテ ーパー形状を有する導電層1015はゲート電極として 用いる。このように、ゲート電極の端部をテーパー形状 として、テーパー部を通して不純物元素をドーピングす ることにより、デーパー部の下に存在する半導体層中 に、徐々に前記不純物元素の濃度が変化するような不純 物領域を形成することができる。本発明はこのような不 純物領域を積極的に舌用する。このような不純物領域を 形成することにより、ドレイン領域近傍に発生する高電 界を緩和して、ホットキーリアの発生を防ぎ、TFTの 劣化を防止することができる。

【0035】以上のようにして、当時半導体層1003 にソース領域またはドレイン領域となる第1の不純物領域、ゲート電極と重ならないLDD 領域を形成する第2 の不純物領域(A)、ゲート電極と一部が重なるLDD 領域を形成する第2の不純物領域(B)及びチャネル形 成領域1023が形成される。その後、図1(D)に示 すように、必要に応じて層間絶縁膜1020を形成しソ ース領域またはドレイン領域とコンタクトを形成する配 線1021を形成しても良い。

[0037]

【実施例】[実施例1]本発明の実施例を図3~図5を用いて説明する。ここでは、画素部の画典TFTおよび保持容量と、画素部の周辺に設けられる駆動回路のTFTを同時に作製する方法について工程に従って詳細に説明する。

【0033】図3(A)において、基板101にはコー ニング社の#7059ガラスや#1737ガラスなどに 代表されるパリウムホウケイ酸ガラスやアルミノホウケ イ酸ガラスなどのガラス基板や石英基板などを用いる。 ガラス基板を用いる場合には、ガラス歪み点よりも10 ~20℃程度低い温度であらかじめ熱処理しておいても 良い。そして、基板101のTFTを形成する表面に、 基板 10 1 からの不純物拡散を防ぐために、酸化シリコ ン膜、窒化シリコン膜または酸化窒化シリコン膜などの 絶縁膜から成る下地膜102を形成する。例えば、プラ ズマCVD法でSiH4、NH3、N2Oから作製される 酸化窒化シリコン膜102aを10~20 Cnm(好まし くは50~100mm)、同様にSiH4、N2Oから作製 される酸化窒化水素化シリコン膜102bを50~20 0 nm (好ましくは100~150nm) の厚さに積層形成 する。ここでは下地膜102を2層構造として示した が、前記絶縁膜の単層膜または2層以上積層させて形成 しても良い。

【0.039】酸化窒化シリコン膜は平行平板型のプラズマC V D法を用いて形成する。酸化窒化シリコン膜 1.0 2.a は、 $S:H_4$ を1.0 SCCM、 NH_3 を1.0 O SCCM、 N_9 のを2.0 SCCMとして反応室に導入し、基板温度 3.2.5 で、反応圧力 4.0 Pa、放電電力密度 0.4.1 V/cm²、放電周波数 6.0 MHz とした。一方、酸化窒化水素化シリコン膜 1.0.2 b は、 $S:H_4$ を5.5 SCCM、 N_9 Oを1.2.0 SCC N、 H_2 を1.2.5 SCCMとして反応室に導入し、基板温度 4.0 ので、反応圧力 2.0 Pa、放電電力密度 0.4.1 V/c m^2 、效電周波数 6.0 MHz とした。これらの膜は、基板温度を変化させ、反応ガスの切り替えのみで連続して形成することができる。

【0.040】 このようにして作製した酸化窒化シリコン膜 1.02 1.

属元素が拡散するのを防ぐのに有効である。

【0041】次に、25~80mm (好ましては30~6 りnm. の厚さで非晶質構造を有する半導体層103a を、プラブマルVD生やスペッタ虫などの方法で形成す る。非晶質構造を有する半導体膜には、非晶質半導体層 や微結晶半導体膜があり、非晶質シリコンゲルマニウム 膜などの非晶質構造を有する化合物半導体膜を適用して も良い。プラズマCVD法で非晶質シリコン漠を形成す る場合には、下地膜102と非晶質半導体層103aと は両者を連続形成することも可能である。例えば、前述 のように酸化窒化シリコン膜102aと酸化窒化水素化 シリコン膜102bをプラズマCVD生で連続して成膜 後、反応ガスをSiH₄、N₂O、H₂からSiH₄とH₂ 或いはSIH1のみに切り替えれば、一旦大気雰囲気に 晒すことなく連続形成できる。その結果、酸化盆化水素 化シリコン膜1025の表面の汚染を防ぐことが可能と なり、作製するTFTの特性パラソキやしきい値電圧の 変動を低減させることができる。

【0042】そして、結晶化の工程を行い非晶質半導体 層103aから結晶質半導体層103bを作製する。そ の方法としてレーザーアニール法や熱アニール法・固相 成長法)、またはラピットサーマルアニール法(RTA 法)を適用することができる。前述のようなガラス基板 や耐熱性の劣るプラステック基板を用いる場合には、特 にレーザーアニール法を適用することが好ましい。RT A法では、赤外線ランプ、ハロゲンランプ、メタルハラ イドランプ、キセインランプなどを光源に用いる。或い は特開平7-130652号公報で開示された技術に従 って、触媒元素を用いる結晶化法で結晶質半導体層10 3 bを形成することもできる。結晶化の工程ではまず、 非晶質半導体層が含有する水素を放出させておくことが 好ましく、400~500で1時間程度の熱処理を行 い含有する水素量を5atomic S以下にしてから結晶化さ せる上膜表面の荒れを防ぐことができるので良い。

【0043】また、プラズマCVD法で非晶質シリコン膜の形成工程において、反応ガスにらiH₄とアルゴン(Ar)を用い、成膜時の基板温度を400~450℃として形成すると、非晶質シリコン膜の含有水素濃度を5atomic%以下にすることもできる。このような場合において水素を放出させるための熱処理は不要となる。

【0044】結晶化をレーザーアニール性にて行う場合には、パルス発振型または連続発光型のエキシマレーザーやアルゴンレーザーをその光原とする。パルス発振型のエキシマレーザーを用いる場合には、レーザー光を線状に加工してレーザーアニールを行う。レーザーアニール条件は実施者が適宜選択するものであるが、例えば、レーザーバルス発振周波数3)H2 ニレ、レーザーエネルギー密度を100~50~mJen²¹代表的には300~400mJen²¹とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率

「オーバーラップ率)を80~93%として行う。この ようにして図3 (B) に示すように結晶質半導体層10 35を得ることができる。

【0045】そして、結晶質半導体層1035上に第1のフォトマスク・PM1)を用い、フォトリソグラフィーの技術を用いてレジストパターンを形成し、ドライエッチングによって結晶質半導体層を島状に分割し、図3(C)に示すように島状半導体層104~108を形成する。結晶質シリコン膜のドライエッチングにはCF4とO2の混合ガスを用いる。

【0.0.4.6】このような島伏半導体層に対し、TFTのしきい値電圧(V(h) を制御する目的でp型を付与する不純物元素を $1<10.16\sim5<1.0.17atoms/cm³程度の 農度で島伏半導体層の全面に添加しても良い。半導体に対してp型を付与する不純物元素には、ホウ素(B)、アルミニウム(<math>A.1$)、ガリウム(G.a)など周期律表第1.3族の元素が知られている。その方法として、オンドープ法(或いはイオンシャワードーピング法)を用いることができるが、大面積基板を処理するにはイオンドープ法が適している。イオンドープ法ではジボラン(B.2HG)をソースガスとして用いホウ素(B)を添加する。このような不純物元素の注入は必ずしも必要でなく省略しても差に支えないが、特にnチャネル型TFTのしきい値電圧を所定の範囲内に収めるために好適に用いる手法である。

【0047】ゲート他縁膜109はプラズマCVD法ま たはスパッタ法を用い、膜厚を40~15 Chmとしてシ リコンを含む絶縁膜で形成する。本実施例では、120 mmの厚さで酸化窒化シリコン膜から形成する。また、S iH」とN。OにO。を添加させて作製された酸化窒化シ リコン膜は、膜中の固定電荷密度が低減されているので この用途に対して好ましい材料となる。また、SiH4 とNgOとHgとから作製する酸化窒化シリコン膜はゲー ト絶縁膜との界面欠陥密度を低減できるので好ましい。 勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に 限定されるものでなく、他のシリコンを含む絶縁膜を単 層または積層構造として用いても良い。例えば、酸化シ リコン膜を用いる場合には、プラズマCVD法で、TE OS (Tetraethyl Ortho Silicate) とOoとを混合し、 反応圧力40Pa、基板温度300~400℃とし、高周 波(13.56MHz)電力密度0.5~0.3W/cm²で放 電させて形成することができる。このようにして作製さ れた酸化シリコン膜は、その後400~500℃の熱ア ニールによりゲート絶縁膜として良好な特性を得ること

【0.048】 そして、図3 $^{\prime}$ D)に示すように、第1の形状のゲート地縁膜1.09上にケート電極を形成するための耐熱性導電層1.11を2.00~4.0(m (好ましくは2.5.0~3.5.0 m)の厚さで形成する。耐熱性導電層は単層で形成しても良いし、必要に応じて二層あるいは

三層といった複数の層から成る積層構造としても良い。 本明細書でいう耐熱性導電層にはTa、Ti.W、Mo から選ばれた元素、または前記元素を成分とする合金 か、前記元素を組み合わせた合金膜が含まれる。これら の耐熱性導電層はスパッタ法やCVD法で形式されるも のであり、低抵抗化を図るために含有する不純物濃度を 低減させることが好まして、特に酸素濃度に関しては3 0ppm以下とすると良い。本実施例ではW膜を300 mの厚さで形成する。W膜はWをターゲットとしてスパ ッタ虫で形成しても良いし、6フッ化タングステン(W Fil を用いて熟CVD法で形成することもできる。い ずれにしてもゲート電極として使用するためには低抵抗 化を図る必要があり、W膜の抵抗率は20μΩcm以下 にすることが望ましい。W膜は結晶粒を大きてすること で低抵抗率化を図ることができるが、W中に酸素などの 不純物元素が多い場合には結晶化が阻害され高抵抗化す る。このことより、スパッタ生による場合、純度99. 99993のWターゲットを用い、さらに成膜時に気相 中からの不純物の混入がないように十分配菌してW膜を 形成することにより、抵抗率9~20μΩcmを実現す ることができる。

【0049】一方、耐熱性導電層111にTa膜を用い る場合には、同様にスパッタ法で形成することが可能で ある。Ta膜はスパッタガスにAェを用いる。また、ス パッタ時のガス中に適量のXeやKrを加えておくと、 形成する膜の内部応力を緩和して膜の剥離を防止するこ とができる。α相のTa膜の抵抗率は20μΩm程度で ありゲート電極に使用することができるが、3相のTa 膜の抵抗率は130μΩcm程度でありゲート電極とする には下向きであった。TaN膜はx相に近い結晶構造を 持つので、Ta膜の下地にTaN膜を形成すれば取相の Ta膜が容易に得られる。また、図示しないが、耐熱性 導電層111の下に2~20mm程度の厚さでリン(P) をドープしたシリコン膜を形成しておくことは有効であ る。これにより、その上に形成される導電膜の密着性向 上と酸化防止を図ると同時に、耐熱性導電層111が微 量に含有するアルカリ金属元素が第1の形状のゲート絶 縁膜109に拡散するのを防ぐことができる。いずれに しても、耐熱性導電層111は抵抗率を10~50m0 cmの範囲ですることが好ましい。

【0050】次に、第2のフォトマスターPM2)を用い、フォトリソゲニティーの技術を使用してレジストによるマスク112~117を形成する。そして、第1のエッチング処理を行う、本実施例では $I \in P$ エッチング 装置を用い、エッチング用ガスに $O : 1 \le C \in F_4$ を用い、1Paの圧力で3、O*/cm²のRF (3.56MH2) 電力を投入してプラズマを形成して行う。基板側 試料ステージにも224m*/cm²のRF (3.76MH2) 電力を投入し、これにより実質的に負の自己ハイアス電圧が印加される。この条件でW膜のエッチンク速度は約10/mm/m

inである。第1のエッチング処理はこのエッチング速度を基にW膜がちょうビエッチングされる時間を推定し、それよりもエッチング時間を20%増加させた時間をエッチング時間とした。

【0051】第1のエッチンゴ処理により第1のテーパー形状を有する導電層115~123か形成される。図2 A)で示すと同様にテーパー部の角度は15~30 が形成される。残渣を残すことなくエッチングするためには、10~20%程度の割合でエッチング時間を増加させるオーバーエッチングを施すものとする。W膜に対する酸化窒化シリコン膜 第1の形状のゲート絶縁膜109;の選択比は2~4 代表的には3ヶであるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は20~50m程度エッチングされ第1のテーパー形状を有する導電層の端部近傍にテーパー形状が形成された第2の形状のゲート地縁膜134が形成される。

【0052】そして、第1万ペーピング処理を行い一導 電型の不純物元素を島状半導体層に添加する。

ここで は、n型を付与する不純物元素添加の工程を行う。第1 の形状の導電層を形成したマスク112~117をその まま残し、第1のテーパー形状を有する導電層113~ 123をマスクとして自己整合的にn型を付与する不純 物元素をイオンドープ法で添加する。n型を付与する不 純物元素をゲート電極の端部におけるテーパー部とゲー ト絶縁膜とを通して、その下に位置する半導体層に達す るように添加するためにドーで量を 1×1 の $13 \sim 5 \times 1$ の14atoms/cm²とし、加速電圧を80~160keVと して行う。n型を付与する不純物元素として15族に属 する元素、典型的にはリン「P)または砒素(As)を 用いるが、ここではリンプPがを用いた。このようなイ オンドープ法により第1の不純物領域124~123に は1・1020~1・1021atomic em2の 農度範囲でn型 を付与する不純物元素が添加され、テーパー部の下方に 形成される第2の不純物領域(A には同領域内で必ず しも均一ではないが1、1の17~1×10²⁰atomic/cm³ の濃度範囲でn型を付与する不純物元素が添加される。 【0053】この工程において、第2の不純物領域

・A) 129~133において、少なくとも第1の形状の導電層118~123と重なった部分に含まれるn型を付与する不純物元素の農度変化は、デーパー部の膜厚変化を反映する。即ち、第20不純物領域(A) 129~133小添加されるロン。P) の農度は、第1の形状の導電層に重なる領域において、支導電層の端部から内側に向かって余々に農度が低くなる。これはデーパー部

の膜厚の差によって、 ※導体層に達するリン (P) の濃度が変化するためであり、その濃度変化は図2 (A = 2) で示した通りてある。

【0054】次に、図4 B に示すように第2のエッチング処理を行う。エッチング処理も同様にICPエッ

チング装置により行い、エッチングガスにCF1とCly の混合ガスを用い、RF電力3.2Wirm² 13.56MHc)、 ハイアス電力45mW/cm^{2/}10 56MHz/、圧力1. りPaで エッチングを行う。この条件で制成される第2の形状を 有する導電層140~145か形成される。その端部に はテーパー部が形成され、該端部から内側にむかって徐 々に厚さが増加するテーパー形状となる。第1のエッチ ング処理と比較して基板側に印加するバイアス電力を低 くした分等方性エッチングの割合が多くなり、テーパー 部の角度は30~60~となる。また、第2の形状のゲ ート絶縁膜134の表面が4 mm程度エッチングされ、 新たに第3の形状のゲート絶縁膜170か形成される。 【0055】そして、第1のペーピング処理よりもペー 习量を下げ高加速電圧の条件でも型を付与する不純物元 素をドーピングする。例えば、加速電圧を70~120 kっVェレ、 $1 + 10^{13} a ext{toms/cm}^2$ のドーズ量で行い、 第2の形状を有する導電層140~145と重なる領域 J.不純物濃度を1 < 1 () 16~1・1 () 18a: oms/cm³とな るようにする。このようにして、第2の不純物領域 (B) 146~150を形成する。

【10056】 pチャネル型でFTを形成する高状半導体 層104、106に一導電型とは逆の導電型の不純物領 域156、157を形成する。この場合も第2の形状の 導電層140、142をマスクとして p型を付与する不 純物元素を添加し、自己整合的に不純物領域を形成する。このとき、nチャネル型でFTを形成する高状半導 体層105、107、103は、第3のでサトマスク ・PM3)を用いてレジストのマスク151~153を 形成し全面を被覆しておく。ここで形成される不純物領 域156、157はジボラン BgHg)を用いたイナン ドープ性で形成する。不純物領域156、157の p型 を付与する不純物元素の農废は、2・1020~2×10 の1atoms/cm3となるようにする。

【りり37】しかしながら、この不純物領域136、1 5.7は詳細には1型を付与する不純物元素を含有する3 つの領域に分けて見ることができる。第3の不純物領域 156a, 157aは1 · 1020~1 · 1021atoms/cm 3の濃度でも型を付与する下純物元素を含み、第4の不 運動領域(A: 1 5 6 b 、 1 5 7 b は 1 ・ 1 0 ¹⁷~ 1 c 1000atoms cm3の農度でn型を付与する下純物元素を 含み、第4の不純物領域 3 1562、157とは1 × 1 0 16~ 5 × 1 0 18 a toms / cm³の濃度でも型を付与す。 る不純物元素を含んでいる。しかし、これらの不純物領 域156b、156c、157b、157cの5型を付 与する下純物元素の遺度を1×1) 19 aroms / cm3以上と なるようにし、第3の不純物領域17分に、157ほに おいては、り型を付与する不純物元素の農度を1.5か ら3倍となるようにすることにより、第3の不純物領域 でカチャネル型TFTのソース領域およびドンイン領域 として機能するために何ら問題はな生じない。また、常

4の不純物領域 B) 155c、157cは一部が第2のテーパー形状を有する導電層140または142と一部が重なって形成される。

【0058】その後、図5(A)に示すように、ゲート 雷極およびゲート絶縁膜上から第1の層間絶縁膜158 を形成する。第1の層間絶縁膜は酸化シリコン膜、酸化 窒化シリコン膜、窒化シリコン膜、またはこれらを組み 合わせた積層膜で形成すれば良い。いずれにしても第1 の層間絶縁膜153は無機絶縁物材料から形成する。第 1の層間絶縁膜158の膜厚は100~20 Cmmとす る。ここで、酸化シリコン膜を用いる場合には、プラズ マCVD法でTEOSとOgとを混合し、反応圧力4 OP a、基板温度300~400℃とし、高周波 13.5 6 MHz) 電力密度(). 5~(). 8W/cm2で放電させて形成 することができる。また、酸化窒化シリコン膜を用いる 場合には、プラズマCVD法でSIH4、N2O、NH3 から作製される酸化窒化シリコン膜、またはSiH₄、 NgOから作製される酸化窒化シリコン膜で形成すれば 良い。この場合の作製条件は反応圧力20~20 Pa、 基板温度300~400℃とし、高周波(6 0MHz)電 力密度 $0.1\sim1.0$ W/cm²で形成することができる。 また、S i H_4 、 N_2 O、 H_2 から作製される酸化窒化水 素化シリコン膜を適用しても良い。窒化シリコン膜も同 様にプラズマCVD法でSiH4、NH3から作製するこ とが可能である。

【0059】そして、それぞれの濃度で添加されたの型またはp型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法「RTA法」を適用することができる。熱アニール法では酸素濃度が1ppm以下、好ましくは<math>0.1ppm以下の窒素雰囲気中で400~700℃、代表的には<math>500~600℃で行うものであり、本実施例では5500℃で4時間の熱処理を行った。また、基板101に耐熱温度が低いプラスチック基板を用いる場合にはレーザーアニール法を適用することが好ましい。

【0060】活性化の工程に続いて、雰囲気ガスを変化させ、3~100%の水素を含む雰囲気中で、300~450℃で1~12時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により島状半導体層にある10 16 ~10 18 /cm 3 のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化「プラズマにより励起された水素を用いる。を行っても良い。いずれにしても、島状半導体層104~105中の次陥密度を10 16 /cm 3 以下とすることが望まして、そのために水素をり、01~0、1 atomic 5 /定度付与すれば良い。

【0061】 このように、第2の層間絶縁膜を有機絶縁 物材料で形成することにより、表面を良好に平坦化させ ることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減することができる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、第1の層間絶縁膜15月として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いると良い。

【0060】その後、第4のフォトマスク PM4】を用い、所定のパターンのレジストマスクを形成し、それぞれの島状半導体層に形成されソース領域またはドレイン領域とする不純物領域に達するコンタクトホールを形成する。コンタクトホールはドライエッチング法で形成する。この場合、エッチングガスにCF4、〇2、Heの混合ガスを用い有機樹脂材料から成る第2の層間絶縁膜159をまずエッチングし、その後、続いてエッチングガスをCF4、〇2として第1の層間絶縁膜153をエッチングする。さらに、島地等準体層との選択とを高めるために、エッチングガスをCHF2に切り替えて第3の形式のボート地縁膜170をエッチングすることによりコンタクトホールを形成することができる。

【①の63】そして、導電性の金属膜をスパッタ法や真 空蒸着法で形成し、第5のフォトマスク PM5)によ りレジストマスクパターンを形成し、エッチングによっ てソース線160~164とドレイン線165~163 を形成する。画素電極169はドレイン線と一緒に形成 される。画素電極171は隣の画素に帰属する画素電極 を表している。図示していないが、本実施例ではこの配 線を、TI膜を50~150mの厚さで形成し、島状半 導体層のソースまたはドレイン領域を形成する不純物領 域とコンタクトを形成し、そのT!膜上に重ねてアルミ 二十二(A()を300~400mmの厚目で形成(図5 (で)において1601~1691で示す)し、さらに その上に透明導電膜を30~120mmの厚さで形成 図 5 (12) において1605~1645で示す。した。透 明導電膜には酸化インジウム酸化亜鉛合金(IngOg-ZnO)、酸化亜鉛 ZnO) も適した可料であり、さ らに可視光の透過率や導電率を高めるためにガリウム (Ga) を添加した酸化亜鉛 [ZnO] Ga: などを好 適に用いることができる。

【0064】こうして5枚のコナトでストにより、同一の基板上に、駆動回路のTFTと画素部の画器TFTとを有した基板を完成させることができる。駆動回路には第1の5千4ネル型TFT200、第1の5千4ネル型TFT201、第2の5千4ネル型TFT203、無素部には画業TFT204、保持容量205が形成されている。本明細書では便定上このような基板をアケティブートファス基板と呼ぶ。

【1035】駆動回路の第1万pチャネル型TFT200には、第2万テーパー形状を有下も導電層がゲート電極200としての機能を有し、島沢半導体層104に手

ヤス川形成領域206、ソース領域またはドレイン領域として機能する第3の不純物領域2071、ゲート電極220と重ならないLDD領域を形成する第4の不純物領域。A、2075、一部がケート電極220と重なるLDD領域を形成する第4の不純物領域(B)207cを有する構造となっている。

【0066】第1の1年マス3型TFT201には、第 2のテーパー形状を有する導電層がゲート電極221と しての機能を有し、島状半導体層105にチャネル形成 領域208、ソース領域またはドレイン領域として機能 する第1の不純物領域2091、ゲート電極221と重 ならないLDD領域を形成する第2の不純物領域(A) 2096、一部がゲート電極221と重なるLDD領域 を形成する第2の不純物領域 B 209cを有する構 造となっている。チャネル長2~7μmに対して、第2 の不純物領域 (B) 209cがゲート電極221と重な る部分の長さは $0.1\sim0.3\mu$ mとする。このLovの 長さはゲート電極221の厚さとデーパー部の角度から 制御する。nチャネル型TFTにおいてこのようなLD D領域を形成することにより、ドレイン領域近傍に発生 する高電界を緩和して、ホットキャリアの発生を防ぎ、 TFTの劣化を防止することができる。

【0067】駆動回路の第2のpチャスル型TFT202は同様に、第2のテーパー形状を有する導電層がゲート電極223としての機能を有し、島状半導体層106にチャネル形成領域210、ソース領域またはドレイン領域として機能する第3の不純物領域211a、ゲート電極223と重ならないLDD領域を形成する第4の不純物領域(A)211b、一部がケート電極222と重なるLDD領域を形成する第4の不純物領域 B)211cを有する構造となっている。

【0068】駆動回路の第2のカチャネル型TFT203には、第2のデーパー形状を有する導電層がゲート電概223としての機能を有し、島状半導体層107にチャネル形成領域212、ソース領域またはドレイン領域として機能する第1の不純物領域2131、ゲート電極223と重なるはDD領域を形成する第2の不純物領域(A)2135、一部がゲート電極223と重なるしDD領域を形成する第2の不純物領域(B)213cを有する構造となっている。第2のカチャネル型TFT201と同様に第2の不純物領域。B)213cがゲート電極223と重なる部分の長さは0、1~0、3μmとする。

【0069】駆動回路はショトレジスタ回路、バッファ回路などのロジップ回路やアーログス・ッチで形成されるサンブリング回路などで形成される。図5 FB)ではこれらを形成するアドアを一対のソース・ドンイン間に一つのゲート電極を設けたシンブルゲートの構造で示したが、複数のゲート電極を一対のソース・ドレイン間に設けたマルチゲート構造としても違し戻えない。

【りりてり】画素TFT2り4には、第2ステーパー形 状を有する導電層がゲート電極224としての機能を有 し、島民 単導体層108にチャスル形成領域214a、 2145、ソース領域またはドレイン領域として機能す る第1の不純物領域2151、217、ゲート電極22 4と重ならないLDD領域を形成する第2万不純物領域 『A. 215b、一部がピート電極224と重なるLD D領域を形成する第0の不純物領域、B) 215cを有 する構造となっている。第2の不純物領域(B)213 cがゲート電極224と重なる部分の長さはり、1~ 0. 3 umとする。また、第1の不純物領域217から 延生し、第2の不純物領域 A: 2196、第2の不純 物領域(B)219c、導電型を決定する不純物元素が 添加されていない領域213を有する半導体層と、第3 の形状を有するゲート絶縁膜に同層で形成される絶縁層 と、第2のテーパー形状を有する導電層から形成される 容量配線225から保持容量が形成されている。

【りり71】図11は画素部にほぼ一画素分を示す上面図である。図中に示すA-A 新面が図5 (B) に示す画素部の断面図に対応している。画素TFT204のゲート電極224は図示されていないゲート地縁膜を介してその下の島状半導体層103と交達し、さらに複数の島状半導体層に跨って延在してゲート配線を兼ねている。図示はしていないが、島状半導体層には、図5

(B) で説明したソース領域、ドレイン領域、LDD領域が形成されている。また、230はソース配線164とソース領域215aとのコンタクト部、231は画素電極169とドレイン領域217とのコンタクト部である。保持容量205は、画素TFT204のドレイン領域217から延在する半導体層とゲート絶縁膜を介して容量配線225か重なる領域で形成されている。この構成において半導体層213には、価電子制御を目的とした不純物元素は添加されていない。

【0072】以上の様な構成は、画案TFTおよび駆動 回路が要求する仕様に応じて各回路を構成するTFTの 構造を最適化し、半導体装置の動作性能と信頼性を向上 させることを可能としている。さらにゲート電極を耐熱 性を有する導電性材料で形成することによりLDD領域 やソース領域およびドレイン領域の活性化を容易として いる。さらに、ゲート電極にゲート 色縁膜を介して重な るしDD領域を形成する際に、導電型を制御する目的で 添加した不純物元素に濃度 可配を持たせてしDD領域を 形成することで、特にドレイン領域近傍における電界緩 和効果が高まることが期待できる。

【0073】アクティブマトリクス型の液晶技術装置の場合、第1のカチャネル型TFT2)のと第1のカチャネル型TFT2)のと第1のカチャスル型TFT2)1は高速動作を重視するシフトレジスタ回路、バッファ回路、レベルシフタ回路などを形成するのに用いる。図5 B) ではこれらの回路をロジック回路部として表している。第17ヵチャネル型TFT2

01万第2の不純物領域(B) 209cはホットキャリ ア対策を重視した構造となっている。さらに、耐圧を高 め動作を安定化させるために、図9(A)で示すように このロジック回路部のTFTを第1のヵチャネル型TF T280上第1のnチャネル型TFT281で形成して も良い。このTFTは、一対のソース・ドレイン間に2 つのゲート電極を設けたダブルゲート構造であり、この ようなTFTは本実施例の工程を用いて同様に作製でき る。第1のpチャネル型TFT230には、島状半導体 層にチャネル形成領域236a、236b、ソースまた はドレイン領域として機能する第3の不純物領域238 a、239a、240a、LDD領域となる第4の不純 物領域(A) 238b、239b、240b及びゲート 電極237と一部が重なりLDD領域となる第4の不純 物領域(B) 233c、239c、240cを有した構 造となっている。第1のnチャネル型TFT281に は、島状半導体層にチャネル形成領域241a、241 b、ソースまたはドレイン領域として機能する第1の不 純物領域243a、244a、245aとLDD領域と なる第2の不純物領域 A) 243b、244b、24 5 b及びゲート電極2 4 2 と一部が重なりLDD領域と なる第2の不純物領域 · B) 243c、244c、24 5 c を有している。チャネル長は3~7μmとして、ゲー ート電極と重なるLDD領域をLovとしてそのチャネル 長方向の長さはり、1~り、3μmとする。

【りり74】また、アナログスイッチで構成するサンプ リング回路には、同様な構成とした第2のpチャネル型 TFT202と第2のnチャネル型TFT203を適用 することができる。サンプリング回路はホットキャリア 対策と低けて電流動作が重視されるので、図9(B)で 示すようにこの回路のTFTを第2のpチャネル型TF T232と第2のnチャネル型TFT283で形成して も良い。この第2のpチャネル型TFT282は、一対 のソース・ドレイン間に3つのゲート電極を設けたトリ プルゲート構造であり、このようなTFTは本実施例の 工程を用いて同様に作製できる。第2のpチャネル型T FT282には、島状半導体層にチャネル形成領域24 6a、246b、246cソースまたはドレイン領域と して機能する第3の下純物領域249a、250a、2 51a、252a、LDD領域となる第4の不純物領域 (A) 249b、250b、251b、252b及びゲ ート電極じ47と一部が重なりLDD領域となる第4の 不純物領域(B) 249c、250c、251c、25 2 こを有した構造となっている。第2のnチャネル型T FT283には、島状半導体層にチャネル形成領域25 31、2536、ソースまたはドレイン領域として機能 する第1の不純物領域と55a、と56a、257aと LDD領域となる第2の不純物領域(A)255b、2 うっつ、257g及びケート運輸254と一部が重なり LDD領域となる第2の不純物領域 B) 255c、2

5.6 c、2.5 7 c を有している。チャネル長は $3\sim7$ μ mとして、ゲート電極と重なるLDD領域をLovとしてそのチャネル長方向の長さは0、 $1\sim0$ 、3 μ mとする。

【りり75】このように、TFTのゲート電極の構成を シングルゲート構造とするか、複数のゲート電極を一対 のソース・ドレイン間に設けたマルチゲート構造とする かは、回路の特性に応じて実施者が適宜選択すれば良 い。そして、本実施例で完成したアクティブマトリクス 基板を用いることで反射型の液晶表示装置を作製するこ とができる。

【0076】[実施列2]実施列1ではゲート電極の材料にWやTaなどの耐熱性導電材料を用いる例を示した。このような材料を用いる理由は、ゲート電極形成後に導電型の制御を目的として半導体層に添加した不純物元素を400~700での熱アニールによって活性化させる必要があり、その工程を実施する上でゲート電極に耐熱性を持たせる必要があるからである。しかしながら、このような耐熱性導電材料は面積抵抗で10Ω程度あり、画面サイズが4インチケースかそれ以上の表示装置には必ずしも適していない。ゲート電極に接続するゲート線を同じ材料で形成すると、基板上における引回し長さが必然的に大きくなり、配線抵抗の影響による配線遅延の問題を無視することができなくなる。

【0077】例えば、画素密度がVGAの場合、480本のゲート配線と640本のゲート配線と640本のゲート配線と1024本のゲース配線が形成される。表示領域の画面サイズは、13インチンラスの場合対角線の長さは340mmとなり、18インチクラスの場合には460mmとなる。本実施例ではこのような液晶表示装置を実現する手段として、ゲート配線をA1や調(Cu)などの低抵抗導電性材料で形成する方法について図らを用いて説明する。

【0973】まず、実施例1と同様にして図3(A)~図4~C)に示す工程を行う。そして導電型の制御を目的として、それぞれの島球半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラヒッドサーマルアニール法・RTA法)を適用することができる。熱アニール法では酸素濃度が1ppm以下、好ましてはり、1ppm以下の窒素雰囲気中で400~700℃、代表的には500~600で1時間の熱処理を行う。

【りり79】この熱処理において、第2のデーパー形状を有する導電層140~145は表面から5~8(畑の厚さて導電層 2)1711~1~2mが形成される。例えば、第2のデーパー元状を有する導電層がWの場合には、空化タンダステンが形成され、Taの場合には空化タンダリか形成される。さらに、3~100%の水素

を含む雰囲気中で、300~450でで1~12時間の 熱処理を行い、島地半導体層を水素化する工程を行う。 この工程は熱的に励起された水素により半導体層のダン グリングボンドを終端する工程である。水素化の他の手 段として、プラブマ水素化(プラスマにより励起された 水素を用いる)を行っても良い「図6(A))。

【0030】活性化および水素化処理の後、ゲート線を 低抵抗導電材料で形成する。低抵抗導電材料はAIやC uを主成分とするものであり、このような材料から形成 される低抵抗導電層からゲート線を形成する。例えば、 Tiを0.1~2重量%含むA!膜を低抵抗導電層とし て全面に形成する(図示せず)。低抵抗導電層は200 ~400mm(好ましくは250~350nm)の厚さで形 成する。そして、所定のレジストバターンを形成し、エ ッチング処理して、ゲート線173、174を形成す る。このとき同じ材料で画素部に設ける保持容量と接続 する容量線175も形成する。低抵抗導電層がAlを主 成分とする材料である場合には、エッチング処理はリン 酸系のエッチング溶液によるウエットエッチングで下地 との選択加工性を保ってゲート線を形成することができ る。第1の層間絶縁膜176は実施例1と同様にして形 成する(図ら(B:)。

【0081】その後、実施例1と同様にして有機絶縁物 材料から成る第2の層間絶縁膜159、ソース線160 ~164、ドレイン線165~163、画素電極16 9、171を形成してアクティブマトリクス基板を完成 させることができる。図7(A)、 B) はこの状態の 上面図を示し、図7 (A) のB-B 断面および図7 (B) のC-C 断面は図5(C)のB-B およびC-C'に対応している。図7 (A)、(B) ではゲート絶 縁膜、第1の層間絶縁膜、第2の層間絶縁膜を省略して 示しているが、島状半導体層101、105、108の 図示されていないソースおよびドレイン領域にソース線 160、161、164とピレイン線165、166、 及び画素電極169がコンタクトホールを介して接続し ている。また、図7(A)のD-D新面および図6 (B) のE-E 断面を図8 (A) と B) にそれぞれ 示す。ゲート線173はゲート電極220と、またゲー ト線174はゲート電極225と島状半導体層104、 108の外側で重なるように形成され、ゲート電極と低 抵抗導電層とがコンタクトホールを介さずに接触して電 気的に導通している。このようにゲート線を低抵抗導電 材料で形成することにより、配線抵抗を十分低減でき る。従って、画素部(画面サイズ が4インチクラス以 上の表示装置に適用することができる。

【0082】[実施例3]実施例1で作製したアクティブマトリクス基板はそのまま反射型の表示装置に適用することができる。一方、透過型の液晶表示装置とする場合には画素部の各画素に設ける画素電極を透明電極で形成すれば良い。本実施例では透過型の液晶表示装置に対応

するアクティブマトリクス基板の作製方法について図1 0を用いて説明する。

【0033】アクティブマトリクス基板は実施例1上同 様に作製する。図1)「A」では、ソース配線とドレイ ン配線は導電性の金属膜をスパック法や真空顕着法で形 成する。ドレイン線256を例としてこの構成を図10 B で詳細に説明すると、T:膜256ヵを50~1 5 0 nmの厚さで形成し、島球半導は層のソースまたはド レイン領域を形成する半導体膜とコンタクトを形成す る。そのT:膜25らa上に重ねてA1膜256bを3 00~400mの厚さで形成し、さらにTi摸256c または窒化チタン (TiN) 膜を100~200mの厚 さで形成して3層構造とする。その後、透明導電膜を全 面に形成し、フォトアスクを用いたパターニング処理お よびエッチング処理により画素電極と57を形成する。 画素電極257は、有機樹脂材料から成る第2の層間絶 縁膜上に形成され、コンタクトホールを介さずに画素工 FT204のドレイン線256と重なる部分を設け電気 的な接続を形成している。

【0034】図10 C)では最初に第2の層間絶縁膜上に透明導電膜を形成し、パターエング処理およびエッチング処理をして画素電極253を形成した受、ドレイン線259を画素電極253とコンタクトホールを介さずに接続部を形成した例である。ドレイン線259は、図10 D)で示すようにTI膜259aを50~150mの厚さで形成し、島状半導体層のソースまたはドイン領域を形成する半導体膜とコンタクトを形成し、そのTI膜259a上に重ねてAI膜259bを300~400mの厚さで形成して設ける。この構成にすると、画素電極253はドレイン配線259を形成するTI膜259aのみと接触することになる。その結果、透明導電膜材料とAIとが直接接し反応するのを確実に防止できる。

【0035】透明導電膜の材料は、酸化インジウム 二Ⅰ noOgi や酸化インジウム酸化スズ合金 IngOg-S n.O。: ITO)などをスパッタ虫や真空素着法などを 用いて形成して用いることができる。このような材料の エッチング処理は塩酸系の溶液により行う。しかし、特 にITOのエッチングは残渣が発生しやすいので、エッ チンド加工性を改善するために酸化インジウム酸化亜鉛 合金「IngOg-ZnO)を用いても良い。酸化インジ ウム酸化亜鉛合金は表面平骨性に優れ、ITのに対して 熱安定性にも優れているので、図20 A、(B)の 構成においてドレイン配線256の端面で、A1漠25 るりが画素電極257と接触して驀蝕反丁をすることを 防止できる。司様に、酸化亜鉛、スコローも適した材料 であり、さらに可視光の透過率や導電率を高めるために ガリウム Ga を添加した酸化亜鉛(ZnO:Ga) などを用いることができる。

【0086】 長施例1では支射型の液晶表示装置を作製

できるアクティブマトリクス基板を5枚のフォトマスクにより作製したが、さらに1枚のフォトマスクの追加 (合計6枚)で、透過型の液晶表示装置に対応したアクティブマトリクス基板を完成させることができる。本実施例では、実施例1と同様な工程として説明したが、このような構成は実施例2で示すアクティブマトリクス基板に適用することができる。

【0037】[実施例4]本実施例では、実施例1~実施例3で示したアクティブマトリクス基板のTFTの活性層を形成する結晶質半導体層の他の作製方法について示す。結晶質半導体層は非晶質半導体層を熱アニール法やレーザーアニール法、またはRTA法などで結晶化させて形成するが、その他に特開並7-130652号公報で開示されている触媒元素を用いる結晶化法を適用することもできる。その場合の例を図12を用いて説明する。

【0083】図12(A)で示すように、実施例1と同 様にして、ガラス基板 1101上に下地膜 1102 a、 11025、非晶質構造を有する半導体層1103を2 5~80mの厚さで形成する。非晶質半導体層は非晶質 シリコン (a-Si) 膜、非晶質シリコンゲルマニウム (a-SiGe) 膜、非晶質炭化シリコン (a-Si C) 膜, 非晶質シリコン・スプ(a-SiSn) 膜など が適用できる。これらの非晶質半導体層は水素を0.1 ~4 O atomic% 程度含有するようにして形成すると良 い、例えば、非晶質シリコン膜を55mmの厚さで形成す る。そして、重量換算で1000mの触媒元素を含む水 溶液をスピナーで基板を回転させて塗布するスピンコー ト法で触媒元素を含有する層 1104を形成する。触媒 元素にはニッケル (Ni) 、デルマニウム (Ge) 、鉄 (Fe)、パラジウム (Pd'、スズ (Sn)、鉛(P b)、コバルト(Co)、白金 Pt 、鋼(Cu)、 金(Au)などである。この触媒元素を含有する層11 り4は、スピンコート法の他に印刷法やスプレー法、バ ーコーター法、或いはスパッタ法や真空蒸着法によって 上記触媒元素の層を1~5mmの厚さに形成しても良い。 【0089】そして、図12(B)に示す結晶化の工程 では、まず400~500℃で1時間程度の熱処理を行 い、非晶質シリコン膜の含有水素量を Satomic %以下に する。非晶質シリコン膜の含有水素量が成膜後において 最初からこの値である場合にはこの熱処理は必ずしも必 要でない。そして、ファーネスアニール炉を用い、窒素 雰囲気中で550~600で1~8時間の熱アニール を行う。以上の工程により結晶質シリコン膜から成る結 晶質半導体層1105を得ることができる一図12

・C:)。しかし、この熱アニールによって作製された 結晶質半導体層 1 1 0 5 は、光学顕微鏡観察により巨視 的に観察すると局所的に非晶質領域が残存していること か観察されることがあり、このような場合、同様にラマ ン分光法では 4 8 0 c m⁻¹にブロードなピークを持つ非 晶質成分が観測される。そのため、熱アニールの後に実施例1 で説明したレーザーアニール法で結晶質 半導体層 1105を処理してその結晶性を高めることは有効な手段として適用できる。

【0090】図17は同様に触媒元素を用いる結晶化法 の実施例であり、触媒元素を含有する層をスパッタ虫に より形成するものである。まず、実施例1と同様にし て、ガラス基板 1 2 0 1 上に下地膜 1 2 0 2 a、 1 2 0 2b、非晶質構造を有する半導体層1203を25~8 Unmの厚さで形成する。そして、非晶質構造を有する半 導体層1203の表面に0.5~5mm程度の酸化膜(図 示せず)を形成する。このような厚さの酸化膜は、ブラ ズマCVD法やスパッタ法などで積極的に該当する被膜 を形成しても良いが、100~300円に基板を加熱し てプラズマ化した酸素雰囲気中に非晶質構造を有する半 尊体層1203の表面を晒しても良いし、過酸化水素水 《HoConを含む溶液に非晶質構造を育する半導体層1 203の表面を晒して形成しても良い。或いは、酸素を 含む雰囲気中で紫外線光を照射してオゾンを発生させ、 そのオゾン雰囲気中に非晶質構造を有する半導体層12 03を晒すことによっても形成できる。

【0091】このようにして表面に薄い酸化膜を有する非晶質構造を有する半導体層1203上に前記触媒元素を含有する層1204をスパッタ法で形成する。この層の厚きに限定はないが、10~100m程度の厚さに形成すれば良い。例えば、Niをターゲットとして、Ni膜を形成することは有効な方法である。スパッタ法では、電界で加速された前記触媒元素から成る高エネルをでは、電界で加速された前記触媒元素から成る高エネルをでは、電界で加速された前記触媒元素がら成る高エネルをであるが、非晶質構造を有する半導体層1203の表面近傍やま板のバイアス状態によって異なるものであるが、好適には非晶質構造を有する半導体層1203の表面近傍や該酸化膜中に打ち込まれる触媒元素の量を1×1011~1・1014atoms/cm²程度となるようにすると良い。

【0092】その後、触媒元素を含有する層1204を選択的に除去する。例えば、この層がN:膜で形成されている場合には、硝酸などの溶液で除去することが可能であり、または、ファ酸を含む水溶液で処理すればN:膜と非晶質構造を有する半導体層1203上に形成した酸化膜を同時に除去できる。いずれにしても、非晶質構造を有する半導体層1203の表面近傍の触媒元素の量を1×10¹¹~1×10¹⁴atoms/cm³程度となるようにしておす。そして、図17(B)で示すように、図12B: 上同様にして熱アニールによる結晶化の工程を行い、結晶質半導体層1205を得ることができる(図17(C))。

【0093】図12または図17で作製された結晶質半 導体層1105、1005から島状半導体層104~1 0 3 を作製すれば、実施例1と可様にしてアクティブマトリクス基板を完成させることができる。しかし、結晶化の工程においてシリコンの結晶化を助長する触媒元素を使用した場合、島は当導体層中には微量・1×10¹⁷~1×10¹⁹atoms/cm³程度。の無媒元素が残留する。勿論、そのような状態でもTFTを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン P)によるゲッタリング作用を利用する手段がある。

. ;

【0094】この目的におけるリン(P)によるゲッタリング処理は、図5(A)で説明した活性化工程で同時に行うことができる。この様子を図13で説明する。ゲッタリングに必要なリン(P)の豊度は高濃度 1 型不純物領域の不純物濃度と同程度でより、活性化工程の熱アニールにより、1 チャネル型 TFTのチャネル形成領域から触媒元素をその濃度でリン(P)を含有する不純物領域へ偏析させることができる(図13で示す矢印の方向)。その結果その不純物領域には $1 \times 10^{17} \sim 1 \times 10^{19} \rm atoms/cm^3$ 程度の触媒元素が偏析した。このようにして作製したTFTはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。本実施例の構成は、実施例 $1 \sim 3$ と組み合わせることができる。

【0095】[実施例5]本実施例では実施例1で作製し たアクティブマトリクス基板から、アクティブマトリク ス型液晶表示装置を作製する工程を説明する。まず、図 1.4 (A) に示すように、図5 B) の状態のアクティ プマトリクス基板に柱状スペーナから成るスペーサを形 式する。スペーサは数以前の粒子を散布して設ける方法 でも良いが、ここでは基板全面に樹脂膜を形成した後こ れをパターニングして形成する方法を採用した。このよ うなスペーサの材料に限定はないが、例えば、JSR社 製のNNT00を用い、スピナーで塗布した後、露光と 現像処理によって所定のパターンに形成する。さらにク リーンオーブンなどで150~200℃で加熱して硬化 させる。このようにして作製されるスペーサは露光と現 像処理の条件によって形状を異ならせることができる が、好ましては、スペーサル形状は柱代で頂部が平坦な 形状となるようにすると、対向側の基板を合わせたとき に液晶表示パネルとしての機械的な強度を確保すること ができる。形状は円錐地、角錐地など特別の限定はない が、例えば円錐代としたときに具体的には、高さを1. 2~5 μmとし、平均半径を5~7 μm、平均半径と底 部の半径との比をし対し、うとする。このとき側面のデ ーパー角は±15 以下上する。

【0096】スペーサの配置は任意に決定すれば良いが、好ましては、図14 Aで示すように、画業部においては画案電板1620コンタウト部231と重ねて

その部分を覆うように柱状スペーサ406を形成すると良い。コンタクト部231は平坦性が損なわれこの部分では液晶からまく配向しなくなるので、このようにしてコンタクト部231にスペーサ用の樹脂を充填する形で柱状スペーサ406を形成することでディスクリネーションなどを防止することができる。また、駆動回路のTFT上にもスペーサ4052~405eを形成しておって、このスペーサは駆動回路部の全面に渡って形成しても良いし、図14で示すようにソース線およびドレイン線を覆うようにして設けても良い。

【0097】その後、配向膜407を形成する。通常液晶表示素子の配向膜にはボリイミド樹脂を用いる。配向膜を形成した後、ラヒング処理を施して液晶分子がある一定のプレモルト角を持って配向するようにした。画素部に設けた柱状スペーサ406の端部からラビング方向に対してラビングされない領域が2μm以下となるようにした。また、ラビング処理では静電気の発生がしばしば問題となるが、駆動回路のTFT上に形成したスペーサ405a~405eに形成してから、スペーサ406、405a~405eを形成した構成としても良い。

【0093】対向側の対向基板401には、遮光膜40 2. 透明導電膜403および配向膜404を形成する。 遮光膜402はTi膜、Cェ膜、AI膜などを150~ 300mの厚さで形成する。そして、画素部と駆動回路 が形成されたアクティブマトリクス基板と対向基板とを シール創すり3で貼り合わせる。シール剤403にはア ィラー(図示せず)が混入されていて、このフィラーと スパーサイの方、40万日~40万日によって均一な間 隔を持って2枚の基板が貼り合わせられる。その後、両 基板の間に液晶材料 4 () 分を住入する。液晶材料には公 知の液晶材料を用いれば良い。例えば、TN液晶の他 に、電場に対して透過率が連続的に変化する電気光学応 答性を示す、無しきい値反強誘電性混合液晶を用いるこ ともできる。この無しきに値反強誘電性混合液晶には、 V字型の電気光学応答特性を示すものもある。このよう にして図14(B)に示すアクティブマトリクス型液晶 長示装置が完成する。

【0099】図15はこのようなアクティブでトリクス 基板の上面図を示し、画素部および駆動画路部とスペー サおよびシール側の位置関係を示す上面図である。実施 例1で述べたガラス基板101上に画楽部604の周辺 に駆動回路606が設けられている。さらに、その他のPU やメモリなどの信号処理回路607も付加されていても 良い、そして、これらの駆動回路は接続配線603によって外部人出力端子602と接続されている。画素部6 04では走査信号駆動回路605から延在するゲート配 線群603と画像信号駆動回路605から延在するゲート配 ス配線群609がマトリクス状に交差して画素を形成し、各画素にはそれぞれ画素TFT204と保持容量2 0.5が設けられている。

. ;

【0100】図14において画素部において設けた柱状スペーサ40分は、すべての画素に対して設けても良いが、図15で示すようにマトリクス状に配列した画素の数個から数十個おきに設けても良い。即ち、画素部を構成する画素の全数に対するスペーサの数の割合は20~100%とすることが可能である。また、駆動回路部に設けるスペーサ405a~405eはその全面を覆うに設けても良いし各TFTのソースおよびドレイン配線の位置にあわせて設けても良い。図15では駆動回路部に設けるスペーサの配置を610~612で示す。そして、図15示すシール剤619は、基板101上の画素部604および走査信号駆動回路605、画像信号駆動回路606、その他の信号処理回路607の外側であって、外部入出力端子602よりも内側に形成する。

【0101】このようなアクティブマトリクス型液晶表 示装置の構成を図16の斜視図を用いて説明する。図1 6においてアクティブマトリクス基板は、ガラス基板1 01上に形成された、画素部604と、走査信号駆動回 路らりると、画像信号駆動回路らりらとその他の信号処 理回路607とで構成される。画景部604には画素T FT204と保持容量205が設けられ、画素部の周辺 に設けられる駆動回路はCMOS回路を基本として構成 されている。走査信号駆動回路605と画像信号駆動回 路606からは、それぞれゲート線(ゲート電極と連続 して形成されている場合は図5(B)の224に相当す る)とソース線164が画素部604に延在し、画素T FT204に接続している。また、フレキシブルブリン ト配線板 (Flexible Printed Circuit : FPC) 613 が外部入力端子602に接続していて画像信号などを入 力するのに用いる。FPC613は補強樹脂614によ って強固に接着されている。そして接続配線603でそ れぞれの駆動回路に接続している。また、対向基板40 1には図示していない、遮光膜や透明電極が設けられて いる。

【0102】このような構成の液晶表示装置は、実施例 1~3で示したアクティブマトリクス基板を用いて形成 することができる。実施例1で示すアクティブマトリクス基板を用いれば反射型の液晶表示装置が得られ、実施例3で示すアクティブマトリクス基板を用いると透過型 の液晶表示装置を得ることができる。

【0103】[実施例6]図13は実施例1~3で示したアクティブマトリクス基板の回路構成の一例であり、直規型の表示装置の回路構成を示す図である。このアクティブマトリケス基板は、画像信号駆動回路606、走査信号駆動回路 (A)(B)6)5、画素部604を有している。尚、本明細書中において記した駆動回路とは、画像信号駆動回路605を含

めた総称である。

【0104】画像信号駆動回路606は、シフトレジスタ回路501a、レベルシフタ回路502a、バッファ回路503a、サンブリング回路504を備えている。また、走査信号駆動回路(A)(B)185は、シフトレジスタ回路501b、レベルシフタ回路502b、バッファ回路503bを備えている。

【0105】シフトレジスタ回路501a、501bは駆動電圧が5~16V(代表的には10V)であり、この回路を形成するCMOS回路のTFTは、図5(B)の第1のpチャネル型TFT200と第1のnチャネル型TFT201で形成する。或には、図9(A)で示す第1のpチャネル型TFT280と第1のnチャネル型TFT251で形成しても良い。また、レベルシエタ回路502a、502bやバッファ回路503a、503bは駆動電圧が14~16Vと高くなるので図9・A)で示すようなマルチゲートのTFT構造とすることが望ましい。マルチゲートのTFT構造とすることが望ましい。マルチゲート構造でTFTを形成すると耐圧が高まり、回路の信頼性を向上させる上で有効である。

【0106】サンプリング回路504はアナログスイッチから成り、駆動電圧が14~16Vであるが、極性が交互に反転して駆動される上、オ丁電流値を低減させる必要があるため、図5(B)で示す第2のpチャネル型TFT202と第2のnチャネル型TFT203で形成することが望ましい。或いは、オ丁電流値を効果的に低減させるために図9(B)で示す第2のpチャネル型TFT232と第2のnチャネル型TFT232と第2のnチャネル型TFT232と第2のnチャネル型TFT232と第2のnチャネル型TFT233で形成しても良い。

【0107】また、画漆部は駆動電圧が14~16Vであり、低消費電力化の観点からサンプリンプ回路よりもさらにすて電流値を低減することが要求され、図5

(B)で示す画素TFT204のようにマルチゲート構造を基本とする。

【り108】尚、本実例の構成は、実施例1~3に示した工程に従ってTFTを作製することによって容易に実現することができる。本実施例では、画素部と駆動回路の構成のみを示しているが、実施例1~3の工程に従えば、その他にも信号分割回路、分周波回路、D「Aコンパータ、デ補正回路、すべアンフ回路、さらにメモリ回路や演算処理回路などの信号処理回路、あるいは論理回路を同一基板上に形成することが可能である。このように、本発明は同一基板上に画素部とその駆動回路とを含む半導体装置、例えば信号制御回路および画素部を具備した液晶表示装置を実現することができる。

【0109】[実施例7]本実施例では、実施例5のアクティブマトリクス基板を用いてエレクトロルミネッセンス、EL:Electro Luminescence / 材料を用いた自発光型の表示パネル、以下、EL表示装置と記す。を作製する例について説明する。図19(A)は本発明を用いたEL表示パネルの上面図である。図19(A)におい

て、10 は基板、11 は画素部、12 はソース側駆動回路、13 はゲート側駆動回路であり、それぞれの駆動回路は配線 $14\sim16$ を経てFP (17 に至り、外部機器へと接続される。

【0110】図19(B)は図19(A)のA-A断面を表す図であり、このとき少なくとも画素部上、好ましくは駆動回路及び画素部上に対向板30を設ける。対向板80はシール材19でTFTにEL層が形成されているアクティブマトリクス基板と貼り合わされている。シール剤19にはフィラー(図示せず)が混入されていて、このフィラーによりほぼ均一な間隔を持って2枚の基板が貼り合わせられている。さらに、シール材19の外側とFPC17の上面及び周辺は封上剤81で密封する構造とする。封止剤81はシリコーン樹脂、エポキシ樹脂、フェノール樹脂、ブチンゴムなどの材料を用いる。

【0111】このように、シール例19によりアクティブマトリクス基板10と対向基板30とが貼り合わされると、その間には空間が形成される。その空間には充填剤83が充填される。この充填剤33は対向板30を接着する効果も合わせ持つ。充填剤33はPVC(ポリビニルクロライド)、エボキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)などを用いることができる。また、EL層は水分をはじめ湿気に弱く劣化しやすいので、この充填剤33の内部に酸化パリウムなどの乾燥剤を混入させておくと吸湿効果を保持できるので望ましい。また、EL層上に窒化シリコン膜や酸化窒化シリコン膜などで形成するパッシベーション膜92を形成し、充填剤33に含まれるアルカリ元素などによる腐蝕を防ぐ構造としていある。

【0112】対向板30にはガラス板、アルミニウム板、ステンレス板、FRP Fiperglass-Reinforced Plastics)板、PVF(ポリビニルマルオライド)フィルム、マイラーフィルム(デュポン社の商品名)、ポリエステルフィルム、アクリルフィルムまたはアクリル板などを用いることができる。また、数十ヵmのアルミニウム箔をPVFフィルムやマパラーフィルムで挟んだ構造のシートを用い、耐湿性を高めることもできる。このようにして、EL素子は密閉された状態となり外気から遮断されている。

【0113】また、図19 B)において基板10、下地膜21の上に駆動回路用TFT-但し、ここではnチャネル型TFTとpチャネル型TFTを組み合わせたらMOS回路を図示している。~22及び画素部用TFT23(但し、ここではEL菓子への電流を制御するTFTだけ図示している。)の形成されている。これらのTFTの内特にnチャネル型TFTにははホットキャリアが果によるオン電流の低下や、いかシートやバイアスストレスによる特性低下を防ぐため、本実施形態で示す構

成刀LDD領域が設けられている。

【り114】例えば、駆動回路用下FT22±し、図5(b)に示すりチャネル型TFT200、202とヵチャネル型TFT201、203を用いれば良い。また、画業部用TFT23には図5 B.に示す画具TFT204またはそれと同様な構造を有するりチャネル型TFTを用いれば良い。

【0115】図5(B)または図6(B)の状態のアクティブマトリクス基板からEL表示装置を作製するには、ソース線、ドレイン線上に樹脂材料でなる層間絶縁膜(平坦化膜)26を形成し、その上に画楽部用TFT23のドレインと電気的に接続する透明導電膜でなる画素電極27を形成する。透明導電膜としては、酸化インジウムと酸化五式との化合物(ITOと呼ばれる)または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極27を形成したら、絶縁膜28を形成し、画素電極27上に開口部を形成する。

【り116】次に、EL層29を形成する。EL層29 は公知のEL材料(正孔注入層、正孔輸送層、発光層、 電子輸送層または電子性入層)を自由に組み合わせて積 層構造または単層構造とすれば良い。どのような構造と するかは公知の技術を用いれば良い。また、EL材料に は低分子系材料と高分子系「ポリマー系」材料がある。 低分子系材料を用いる場合は蒸着法を用いるが、高分子 系材料を用いる場合には、スピンコート法、印刷法また はインクジェット法等の簡易な方法を用いることが可能 である。

【0117】EL層はシャドーマスクを用いて素着法、またはインクジェット法、ディスペンサー法などで形成する。いずれにしても、画素毎に波長の異なる発光が可能な発光層「赤色発光層、緑色発光層及び青色発光層)を形成することで、カラー表示が可能となる。その他にも、色変換層(CCM)とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のEL表示装置とすることもできる。

【0118】EL層29を形成したら、その上に陰極3 0を形成する。陰極30とEL層29の界面に存在する 水分や酸素は極力排除しておくことが望ましい。従っ て、漢空中でEL層29と陰極30を連続して形成する か、EL層29を不活性雰囲気で形成し、大気解放しな いで真空中で陰極30を形成するといった工夫が必要で ある。本実施例ではマルチチャンパー方式(クラスター ツー1方式)の成膜装置を用いることで上述のような成 膜を可能とする。

【0119】なお、本実施例では陰極30として、11 F(Tッ化リチウム)膜とA1 アルミニウム)膜の積 層構造を用いる。具体的にはEL層29上に落着法で1 m原の11F(Tッ化リチウム)膜を形成し、その上に 300m厚のアルミニウム膜を形成する。物論、公知の 陰極材料であるMgAg電極を用いても良い。そして陰極30は31で示される領域において配線16に接続される。配線16は陰極30に所定の電圧を与えるための電源供給線であり、異方性導電性ベースト材料32を介してFPC17に接続される。FPC17上にはさらに樹脂層80が形成され、この部分の接着強度を高めている。

【0120】31に示された領域において陰極30と配線16とを電気的に接続するために、層間絶縁膜26及び絶縁膜28にコンタクトホールを形成する必要がある。これらは層間絶縁膜26のエッチング時(国素電極用コンタクトホールの形成時)や絶縁膜23のエッチング時(EL層形成前の開口部の形成時)に形成しておけば良い。また、絶縁膜28をエッチングする際に、層間絶縁膜26まで一括でエッチングしても良い。この場合、層間絶縁膜26と絶縁膜23が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。

【0121】また、配線16はシール19と基板10との間を隙間(但し封止剤81で塞がれている。)を通ってFPC17に電気的に接続される。なお、ここでは配線16について説明したが、他の配線14、15も同様にしてシーリング材18の下を通ってFPC17に電気的に接続される。

【0122】ここで画素部のさらに詳細な断面構造を図20に、上面構造を図21(A)に、回路図を図21(B)に示す。図20「A)において、基板2401上に設けられたスイッチング用TFT2402は実施例1の図5(B)の画素TFT204と同じ構造で形成される。ダブルゲート構造とすることで実質的に二つのTFTが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているがトリブルゲート構造やそれ以上

【0123】また、電流制御用TFT2403は図5

のゲート本数を持つマルチゲート構造でも良い。

(B) で示す n チャネル型TFT201を用いて形成する。このとき、スイッチング用TFT2402のドレイン線35は配線36によって電流制御用TFTのゲート電極37に電気的に接続されている。また、38で示される配線は、スイッチング用TFT2402のゲート電極39a、39bを電気的に接続するゲート線である。

【0124】このとき、電流制御用TFT2403が本発明の構造であることは非常に重要な意味を持つ。電流制御用TFTはEL素子を流れる電流量を制御するための素子であるため、多くの電流か流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用TFTにデート電極と一部が重なるLつD領域を設けることでTFTの劣化を防ぎ、動作の安定性を高めることができる。

【0125】また、本実施例では電流制御用TFT24

03をシングルゲート構造で図示しているが、複数のTFTを直列につなげたマルチゲート構造としても良い、さらに、複数のTFTを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い、このような構造は熱による劣化対策として有効である。

【0126】また、図21・A」に示すように、電流制御用TFT2403のケート電極37となる配線は2404で示される領域で、電流制御用TFT2403のドレイン線40と絶縁膜を介して重なる。このとき、2404で示される領域ではコンデンサか形成される。このコンデンサ2404は電流制御用TFT2403のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン線40は電流供給線「電源線」2501に接続され、常に一定の電圧が加えられている。【0127】スイッチング用TFT2402及び電流制

(101217、スイップンプ用1FT2400及び電流制 御用TFT2403の上には第1パッシューション模4 1が設けられ、その上に樹脂絶縁膜でなる平坦化膜42 が形成される。平坦化膜42を用いてTFTによる改差 を平坦化することは非常に重要である。後に形成される Eし層は非常に薄いため、改差が存在することによって 発光不良を起こす場合がある。従って、Eし層をできる だけ平坦面に形成しうるように画素電極を形成する前に 平坦化しておくことが望ましい。

【0128】また、43は反射性の高い導電膜でなる画 素電極 (EL素子の陰極) であり、電流制御用TFT2 403のドレインに電気的に接続される。画素電極43 としてはアルミニウム合金膜、銅合金膜または銀合金膜 など低抵抗な導電膜またはそれらの積層膜を用いること が好ましい。勿論、他の尊電膜との積層構造としても良 い。また、絶縁膜(好ましては樹脂)で形式されたパン ク44a、44bにより形成された溝(画案に相当する) の中に発光層44か形成される。なお、ここでは一画素 しか図示していないが、R 示。、G (緑)、B (青) の各色に対応した発光層を作り分けても良い。発光層と する有機EL材料としてはご共役ポリマー系材料を用い る。代表的なポリマー系材料としては、ポリパラフェニ レンビニレン (PPV) 系、ポリビニルカルパゾール (PVK: 系、ポリコルオレン系などが挙げられる。 なお、PPV系有機EL材料としては様々な型のものが あるが、例えば M. Shenk H. Becker, O. Geisen, E. Kl uge. W. Kreuder and H. Spreitzer. "Polymers for Ligh t Emitting Diodes " Euro Display, Proceedings 1999, p. 33-37」や特開平10-92576号公爵に記載され たような材料を用いれば良い。

【0129】具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンピニレン、緑色に発光する発光層にはポリフェニレンピニレン、青色に発光する発光層にはポリフェニレンピニレン若しくはポリアルキルフェニレンを用いれば良い。漢厚は3月~15円

「好ましくは40~100m」とすれば良い。但し、以上の例は発光層として用いることのできる有機EL材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷性入層を自由に組み合わせてEL層(発光及びそのためのキャリアの移動を行わせるための層)を形成すれば良い。例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機EL材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機EL材料や無機材料は公知の材料を用いることができる。

【0130】本実施例では発光層45の上にPEDOT (ポリチオフェン)またはPAn: (ポリアニリン)でなる正孔住入層46を設けた積層構造のBL層としている。そして、正孔注入層46の上には透明導電膜でなる陽極47が設けられる。本実施例の場合、発光層45で生成された光は上面側に向かって(TFTの上方に向かって)放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。

【0131】陽極47まで形成された時点でEL素子2405が完成する。なお、ここでいうEL素子2405は、画素電極一陰極)43、発光層45、正孔注入層46及び陽極47で形成されたコンデンサを指す。図22(A)に示すように画素電極43は画素の面積にほぼ一致するため、画素全体がEL素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。

【り132】ところで、本実施例では、陽極47の上にさらに第2パッシベーション膜43を設けている。第2パッシベーション膜43としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とEL素子とを遮断することであり、有機EL材料の酸化による劣化を防ぐ意味と、有機EL材料からの脱ガスを抑える意味との両方を併せ持つ。これによりEL表示装置の信頼性が高められる。

【0133】以上のように本願発明のEL表示パネルは図21のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用TFTと、ホットキャリア注入に強い電流制御用TFTとを育する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なEL表示パネルが得られる。

【0134】図20 B: はEL層の構造を反転させた例を示す。電流制御用TFT1601は図5、B)のpチーネル型TFT200を用いて形成される。作製プロセスは実施例1を参照すれば良い。本実施例では、画素電極 陽極)50として透明導電膜を用いる。具体的に

は酸化インジウムと酸化亜鉛との化合物でなる導電膜を 用いる。勿論、酸化インジウムと酸化スプとの化合物で なる導電膜を用いても良い。

【0135】そして、絶縁膜でなる/パンク5 la、5 lb が形成された後、容液塗布によりポリビニルカルパゾールでなる発光層52が形成される。その上にはカリウムアセチルアセトネート。 a c a c K と表記される) でなる電子性入層53、アルミニウム合金でなる陰極5 4が形成される。この場合、陰極54がパッシベーション膜としても機能する。こうしてE L 素子2602が形成される。本実施例の場合、発光層53で発生した光は、矢印で示されるようにTFTが形成された基板の方に向かって放射される。本実施例のような構造とする場合、電流制御用TFT2601はpチャネル型TFTで形成することが好ましい。

【0136】尚、本実施例の構成は、実施例1~2のTFTの構成を自由に組み合わせて実施することか可能である。また、実施例9の電子機器の表示部として本実施例のEL表示パネルを用いることは有効である。

【0137】(実施例 S]本実施例では、図21 \pm B) に示した回路図とは異なる構造の画素とした場合の例について図22に示す。なお、本実施例において、2701はスイッチング用TFT2702のソース配線、2703はスイッチング用TFT2702のゲート配線、2704は電流制御用TFT、2705はコンデンサ、2706、2703は電流供給線、2707はEL素子とする。

【0133】図22「A)は、二つの画素間で電流供給線2706を共通とした場合の例である。即ち、二つの画素が電流供給線2706を中心に漏対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。

【0139】また、図22(B)は、電流供給線270 8をゲート配線2703と平行に設けた場合の例である。なお、図22-B)では電流供給線2703とゲート配線2703とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線2703とゲート配線2703とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。

【9140】また、図22 10 は、図22 1B:の構造と可様に電流供給線2793をゲート配線2703と平行に設け、さらに、二つの画素を電流供給線2708を中心に線対称となるように形成する点に特徴がある。また、電流供給線2703をゲート配線2703のいずれか一方と重なるように設けることも有効である。この場合、電質供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。図22

(A)、図22 (B) ては電流制御用TFT2404の ゲートにかかる電圧を保持するためにコンデンサ240 5を設ける構造としているが、コンデンサ2405を省 略することも可能である。

.. 1

【0141】電流制御用TFT2404として図20

(A) に示すような本願発明のカチャネル型TFTを用いているため、ゲート絶縁膜を介してゲート電極(と重なるように設けられたLDD領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ2405の代わりとして積極的に用いる点に特徴がある。この寄生容量のキャパシタンスは上記ゲート電極とLDD領域とが重なり合った面積で変化するため、その重なり合った領域に含まれるLDD領域の長さによって決まる。また、図22(A)、「B)、(C)の構造においても同様にコンデンサ2705を省略することは可能である。

【0142】尚、本実施例の構成は、実施例1~2のTFTの構成を自由に組み合わせて実施することが可能である。また、実施例9の電子機器の表示部として本実施例のEL表示パネルを用いることは有効である。

【0143】[実施例9]本実施例では、本発明のTFT回路によるアクティブマトリクス型液晶表示装置を組み込んだ半導体装置について図23、図24、図25で説明する。

【0144】このような半導体装置には、携帯情報端末(電子手帳、モバイルコンピュータ、携帯電話等)、ビデオカメラ、スチルカメラ、パーパナルコンピュータ、テレビ等が挙げられる。それらの一例を図23と図24に示す。

【0145】図23(A)は携帯電話であり、本体9001、音声出力部9002、音声入力部9003、表示装置9004、操作スイッチ9005、アンテナ9006から構成されている。本願発明は音声出力部9002、音声入力部9003、及びアクティブマトリクス基板を備えた表示装置9004に適用することができる。

【0146】図23 : B) はヒデナカスラであり、本体9101、表示装置9102、音声入力部9103、操作スイッチ9104、バッテリー9105、受像部9106から成っている。本額発明は音車入力部9103、及びアクティブマトリケス基板を備えた表示装置9102、受像部9106に適用することができる。

【0147】図23(C はモバイリコンピュータ或いは携帯型情報端末であり、本体9201、カメラ部9202、受像部9203、操作スイッチ9204、表示装置9205で構成されている。本類発明は受像部9203、及びアクティブマトリケス基板を備えた表示装置9205に適用することができる。

【0.1.4.8】図2.3 、D) はヘッドマーントディスプレイであり、本体9.3.0.1、表示装置9.3.0.2、アーム部

9303で構成される。本願発明は表示装置 9302に 適用することができる。また、表示されていないが、そ の他の信号制御用回路に使用することもできる。

【0149】図23 - E. はリア型プロジェクターであり、本体9401、光源9402、表示装置9403、偏光ビームスプリッタ9404、リフレクター9405、9406、スクリーン9407で構成される。本発明は表示装置9403に適用することができる。

【0150】図23(F)は携帯書籍であり、本体9501、表示装置9502、9503、記憶媒体9504、操作スイッチ9505、アンテナ9506から構成されており、ミニディスク(MD)やDVDに記憶されたデータや、アンテナで受信したデータを表示するものである。表示装置9502、9503は直視型の表示装置であり、本発明はこの適用することができる。

【0151】図24「A」はパーソナルコンピュータであり、本体9601、画像入力部9602、表示装置9603、キーボード9604で構成される。

【0152】図24:B) はプログラムを記録した記録 媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ り、本体9701、表示装置9702、スピーカ部97 03、記録媒体9704、操作スイッチ9705で構成 される。なお、この装置は記録媒体としてDVD Digital Versatile Disc)、CD等を用い、音楽鑑賞や映画 鑑賞やゲームやインターネットを行うことができる。

【0153】図24 - C) はデジタルカメラであり、本体9301、表示装置9802、接眼部9803、操作スイッチ9804、受像部(図示しない)で構成される。

【0154】図25 A)はフロント型プロジェクターであり、表示装置3601、スクリーン3602で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。

【0.155】図2.5 (B) はリア型プロジェクターであり、本体3.701、投射装置3.702、ミラー3.703、スクリーン3.704で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。

【0156】なお、図25 (C:は、図25 (A) 及び図25 (B) 中における投射装置3601、3702の構造の一例を示した図である。投射装置3601、3702は、光源光学系3801、ミニー3502、3304~3806、ダイクロイックミニー3503、ブリズム3807、液晶表示装置3305、位相差板3809、投射光学系3510で構成される。投射光学系3510は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図25 (C:中において形成式であってもよい。また、図25 (C:中において形面で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフェルムや、位相差を調節するためのフェルム、IRフィルム等の光学系を設けてもよい。

【0157】また、図25(D)は、図25(C)中に おける光源光学系3801の構造の一列を示した図であ る。本実施例では、光原光学系3301は、リフレクタ ー3811、光原3812、レンズアレイ3313、3 814、偏光変換素子3815、集光シンズ3316で 構成される。なお、図25(D)に示した光源光学系は 一例であって特に限定されない。例えば、光源光学系に 実施者が適宜、光学レンズや、偏光機能を有するフィル ムや、位相差を調節するフィルム、IRフィルム等の光 学系を設けてもよい。

.. ;

【0158】また、本発明はその他にも、イメージセン サやEL型表示素子に適用することも可能である。この ように、本願発明の適用範囲はきわめて広く、あらゆる 分野の電子機器に適用することが可能である。

【0159】[実施例10]実施例1において示す第1の エッチング処理と第2のエッチング処理は、ゲート電極 の形成を前提としてW、Ta、Ti、Moから選ばれた

元素、またはこれらの元素を組み合わせた合金から成る 導電膜を対象とするものである。エッチングにおいて は、対象とする導電膜のエッチング速度と、下地にある 絶縁膜との選択とを特に考慮する必要がある。選択比が 小さいと、選択加工が困難となり、所望のTFTを形成 することかできなくなる。

【0160】エッチング速度の評価は、ガラス基板上に W膜または酸化窒化シリコン膜を形成した試料を用いて 行った。マスクを形成するレジストは1500nmの厚 さに形成し、そのエッチング速度も評価した。エッチン ゲはICPエッチング装置を用いて行い、エッチングガ スとしてCF4とCL2の混合ガスを用いた場合(条件 1) と、CF4とCloとOoの混合ガスを用いた場合 (条件2) について調べた。表1にその結果を示す。 [0161]

【装1】

	②『膜エデング 速度	②酸化室化シリコン 質エデング 速度	②レジ スト膜エッチング 速度	選択比		
条件	nos/onin	nm/min	nm/nin	ග⁄ග	①/°3	
CF./Cl2	54. 5	35. 0	61. 7	1. 65	0. 89	
CF /C12/02	94. 9	24. 2	94. 2	4. 34	1. 01	

【0162】表2はエッチング時間に対する酸化窒化シ リコン膜の膜厚の減少量を示す。エッチングは上記と同 様に条件1と条件2を比較した。試料はガラス基板上に 30 nmのシリコン膜と200 nmの酸化窒化シリコン 膜を積層させたものを用いた。同様に、図26にエッチ ング時間に対する膜厚の減少量のグラフを示す。

[0 1 6 3]

【表 2】

ſ	条件					GI 政議り量				
No.	:C2* (W)	Bias (V)	使用がス	が A統量 (scem)	エッチング 時間 (sec)	平均(加)	MAX (nm)	MIN (mm)	HANGE (mm)	
1)-i	500	20	CF./C1;	30/30	60	40. 00	50. 3	23. 8	27. 0	
D-2	500	20	CP/CI,	30/30	120	80. 05	97. 7	48.7	49. 0	
22-1	500	20	CF_/C1_/0,	25/25/10	60	33. 79	42.7	18.5	24. 2	
20-2	500	20	CF_/C1_/0,	25/25/10	80	44. 66	58. 5	27. 0	31. 8	
3)-3	500	. 20	CF_/C1_/0,	25/25/10	100	57. 32	73. 0	31. 5	41. 4	
3)-4	500	20	CF4/C14/0,	25/25/10	120	58, 74	82. 4	38, 7	43. ?	

王力: 1 P a (一定)

【0164】表1と表2の結果において、エッチングガ スにO2が添加されている方がW膜のエッチング速度が 速くなり、酸化窒化シリコン膜のエッチング速度は低下 している。即ち、下地との選択比が向上していることを 示している。W膜のエッチング速度が向上するのは、O 2の添加によりフッ素ラジカルの量が多くなるためであ る。また、酸化窒化シリコン膜のエッチング速度が低下 するのは、O2の添加によりレジストの成分である炭素 が酸素と結合しCO2が形成され、炭素の量が減少する ので酸化窒化シリコン膜のエッチング速度が低下するも のと考えることができる。

【0165】エッチングにより加工される導電膜の形状 は走査電子顕微鏡 SEMI により観察した。評価した 試料は、ガラス基板上に200ヵmの酸化窒化シリコン 膜、400nmのW膜が形成されているものを用いた。

第1のエッチング処理 テーパーエッチング)は、エッ チング用ガスにClyを3のSCCMとCF4を3のSCCM流 し、1Paの圧力で3。 2W/cm²のRF(13.56MHz)電力 を投入し、基板側 (試料ステージ) にも22 4m/cm2の RF 13.56MHz; 電力を投入して行った。図27にこの 条件でエッチング処理を行って得られる試料の断面形状 をSEMにより観察した結果を示している。W膜の端部 に形成されるモーパー部の角度は約30度となってい

【りょうら】一の後、上記条件1と条件2により第2の エッチング処理 異方性エッチング を行い比較評価し た。図28は条件1により処理された試料、また図29 は条件2により処理された試料をSEMにより観察した **培果を示す。図23 図29共に同じ形状が得られてい** る。但し、CF4とClaの混合ガスにOgを加えること

によりW膜のエッチング速度並びにレジストのエッチング速度が向上するので、図29に示す条件2で形成された試料の方が細くなっている。しかし、酸化窒化シリコン膜の膜厚の減少量から見ると、条件2の方が少なく選択加工する上で優れていると判断することができる。

【0.167】以上のような実験結果から、第 $1のエッチング処理と第<math>2のエッチング処理において、エッチングガスとして<math>CF_4$ と C_1 2と O_2 の侵合ガスを採用することができる。このようなエッチングガスを選択したとしても、テーパーエッチングとするか、異方性エッチングとするかは基板側に印加するバイアス電力の制御により行うことができる。

【0168】実際のTFTにおいてLDDの設計は、W膜の膜厚と、第1のエッチング処理によるテーパー角 θ 1と、第2のエッチング処理によるレジストのエッチング量から見積もることができる。例えば、図2において、W膜の厚さが400ヵmである場合、第1のエッチング処理により形成されるテーパー部の角度 θ 1が30度とすると、第2の不純物領域(A)1012のチャネル長方向の長さは700ヵmとなる。第2のエッチング処理によるレジストの減少量は表2より94nm/m1nであるのでそれを考慮すると325nmのLD以Loff)が形成されると見積もることができる。実際には膜厚やエッチング速度に多少のばらつきがあるので、多少の増減はあるが、このようなエッチング処理により約1 μ mのLDDを形成することができる。

【0169】図30は第1のエッチング処理として表2の条件を採用し、第2のエッチング処理として表2の条件を採用して作製されたTFTのゲート電圧(Vg)対ドレイン電流(Id)特性を示す。TFTの寸法はチャネル長7、 $5 \mu m$ 、チャネル幅8 μm であり、LDD(Id)は $1 \mu m$ が見積もられている。図30は $1 \mu m$ が得られている。

[0170]

... 1

【発明の効果】本発明を用いることで、同一の基板上に 複数の機能回路が形成された予導体装置(ここでは具体 的には電気光学装置)において、その機能回路が要求す る仕様に応じて適切な性能のTFTを配置することが可 能となり、その動作特性を大幅に向上させることができ る。

【0171】本発明の半導体装置の作製方法に従えば、 駆動回路部のpチャネル型TFT、nチャネル型TFT および画案TFTをデート電極と一部が重なるLDD構 造としたアクティブマトリクス基板を5枚のフォトマス クで製造することができ、LDD領域の一導電型の不純 物元素の濃度を適したものとすることができる。このよ うなアクティブマトリクス基板から支射型の液晶表示装 置を作製することができる。また、同工程に従えば透過 型の液晶表示装置を6枚のフォトマスクで製造することができる。

【0172】本発明の半導体装置の作製方法に従えば、ゲート電極を耐熱性導電性材料で形成し、ゲート配線を低抵抗導電性材料で形成したTFTにおいて、駆動回路部のpチャネル型TFT、nチャネル型TFTおよび画素TFTをゲート電極と重なるLDD構造としたアクティブマトリクス基板を6枚のフォトマスクで製造することができ、このようなアクティブマトリクス基板から反射型の液晶表示装置を作製することができる。また、同工程に従えば、透過型の液晶表示装置を7枚のフォトマスクで製造することができる。

【図面の簡単な説明】

- 【国1】 本発明のTFTの作製方法を説明する図。
- 【図2】 図1に対応したLDD領域の不純物元素の濃度分布を説明する図。
- 【図3】 画素TFT、駆動回路のTFTの作製工程を 示す断面図。
- 【図4】 画素TFT、駆動回路のTFTの作製工程を示す新面図。
- 【図 5】 画素TFT、駆動回路のTFTの作製工程を 示す断面図。
- 【図6】 画素TFT、駆動回路のTFTの作製工程を示す断面図。
- 【図7】 駆動回路のTFTと画素TFTの構造を示す 上面図。
- 【図8】 駆動回路のTFTと画素TFTの構造を示す 断面図。
- 【図9】 駆動回路のTFTの構成を示す断面図。
- 【図10】 画素TFTの構成を示す断面図。
- 【図11】 画素部の画素を示す上面図。
- 【図12】 結晶質半導体層の作製工程を示す断面図。
- 【図13】 画素TFT、駆動回路のTFTの作製工程を示す断面図。
- 【図 1 4 】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図。
- 【図15】 液晶表示装置の入出力端子、配線、回路配置、スペーサ、シール剤の配置を説明する上面図。
- 【図 16 】 液晶表示装置の構造を示す斜視図。
- 【図 1 7 】 結晶質半導体層の作製工程を示す断面図。
- 【図18】 アクティブマトリクス型表示装置の回路構成を説明するブロック図。
- 【図 1 9 】 E L表示装置の構造を示す上面図及び断面図。
- 【図20】 EL表示装置の画素部の断面図。
- 【図 2 1】 EL表示装置の画素部の上面図と回路図。
- 【図22】 EL表示装置の画素部の回路図の例。
- 【図23】 半導体装置の一例を示す図。
- 【図24】 半導体装置の一例を示す図。
- 【図25】 投影型液晶表示装置の構成を示す図。

【図26】 エッチング時間と酸化窒化シリコン膜の膜厚の減少量を示すグラフ。

【図 2.7】 第1のエッチング処理により加工されるW 膜の断面形状を示すS.E.M.像。


【図28】 CF4とCl2の混合ガスを用いた第2のエッチング処理により加工されるW膜の断面形状を示すS

EM像。

【図 2.9 】 CF_4 と C_1 2と O_2 の混合ガスを用いた第 2のエッチング処理により加工されるW膜の断面形状を示すSEM像。

【図30】 TFTの静特性を示すグラフ。


【図1】




(A-1) [図 2]

(A-1) (A-1) (A-1)


(A-2)



[図3]




【図4】




【図5】


(A) 第1の層面絶縁悪形成




[図8]




【図6】




[図7]



[図9]





(3) E' q 175 215 • C' 165a





【図13】














【図16】 【図15】 101 [図18] 613 610 604:百条信号驱动资料 5011:シフトレジスタ回路 【図17】 5024: レベルッフタ回路 50%:パッファ回路 1202b 1202a 504:サンプリング回路 バッファ何族 レベルシフタ阿斯 ・シフトレジスタ同階 \$05: 機學 概念 四名 法被信息 賽島同葉(A) (A) 604: 西奈部 æ (8) [图19] (c) [[図27] SESM7 14 レジスト (A) 東化第化沙3/美 14.6k2 X44.6K 1186mi 25 23


(B)








【図25】



[図30]



フロントページの続き

(51) Int. Cl. 7

識別記号

FΙ

H 0 1 L 29/78

テーマコード(参考)

6 1 6 A

6 1 7 K